News：ニュース速報 2002年12月3日　06:55 PM 更新

東芝とソニー、0.065μメートルDRAM混載CMOSプロセスを開発

東芝とソニーは、65ナノメートル世代のシステムオンチップ向けDRAM混載CMOSプロセス技術を世界で初めて開発したと発表した

　東芝とソニーは12月3日、65ナノメートル（0.065μメートル）世代のシステムオンチップ（SoC）向けDRAM混載CMOSプロセス技術を世界で初めて開発したと発表した。

　ゲート長30ナノメートルの高速トランジスタ、256Mビット以上を1チップ上に搭載できる世界最小の混載DRAMセル、世界最小のSRAM混載セルを形成する技術を確立。高性能プロセッサと大容量メモリを搭載したシステムLSIを実現でき、ブロードバンド化でLSIが単位時間に処理しなければならないデータが増大しているのに対応する。

　成果は、12月9日から米国で開かれる「IEDM」（国際電子デバイス会議）で発表する。

関連リンク
▼ ニュースリリース（東芝）

[ITmedia]

Copyright © ITmedia, Inc. All Rights Reserved.