　「このプロセスを開発する前は、CNTの位置と直径を同時に制御することはできなかった。今やそれが可能になった」と筑波にある基礎・環境研究所で、NECのナノテクノロジー部門の主任研究員、落合幸徳氏は語った。「率直に言って、これは大きな前進でありブレークスルーだと考えている。われわれのほかには誰も、位置と直径の両方を制御できない」

　CNTは、炭素原子が直径0.4～1.8ナノメートル（nm）の中空で端の開いた円筒形を形成することで作られる。長さは形成の方法によって異なり、最大で数百nmになる（1nmは10億分の1メートル）。

　NECの研究員である飯島澄男氏が1991年に発見して以来、CNTは従来の素材よりもずっと効率の良いトランジスタや回路配線の材料として期待されている。

　電子はCNTの中を、シリコンでできた回路の10倍の速度で通過できる。またCNTは、シリコン回路の100倍の電流を運び、20倍の熱を分散させられる。トランジスタにCNTを使うと、従来のシリコンベースのトランジスタの約20倍に電流を増幅できると落合氏は説明した。

　例えば、Pentium 4には5400万個のトランジスタが集積されており、これらのトランジスタは回路幅90nmのチップに配置されている。Intelは来年、65nmプロセスで製造されるチップを投入する計画だ（8月30日の記事参照）。これらのトランジスタにはオン・オフを切り替えるスイッチの役目を果たすゲートがあり、ゲート長は35nmだとIntelは述べている。

　国際半導体技術ロードマップ委員会（ITRS）によると、2016年頃にはプロセッサは回路幅が22nmになり、集積トランジスタ数は数十億個に上る見通しという。

　この最前線でこそCNTは役に立つと落合氏は語る。回路が縮小されるにつれて、シリコンの効率の悪さはチップが必要とする電力の増加につながり、それに伴って発生する熱も増える。さらに、絶縁体はもっと強力になるが薄くもなるため、電子がゲートとトランジスタのほかの部分の間で本来のルートからそれたり、漏れたりするのを防ぐ必要がある。CNTを回路に使用すると、電流をより高速に運ぶだけでなく、優れた絶縁体としても機能する。シリコンだけで作られたトランジスタが直面する技術的な問題の多くも解決されるだろうと落合氏。

　「CNTによりチップはもっと高速になるが、消費電力は今のチップと同程度だ」（同氏）

　現時点ではCNTには大きな欠点がある。微小なために制御が難しいという点だ。それに今の半導体技術とは違って、CNTには50年以上にわたる技術開発による恩恵がない。

　研究者たちはこれまで、CNTを確実に設定された大きさにすると同時に、トランジスタ回路に収まるようにCNTの位置と方向を制御することができなかった。NECが2日に発表したプロセスは、大きさと位置の問題を解決する。同社はCNTをチップ上で標準的な直径に成長させ、その位置を5nmの精度で制御できるからだと落合氏は語る。

　同氏はまた、このプロセスにより、方向などほかの問題も解決できるだろうとしている。

　NECは電子ビームを使って、CNTの先端を固定したい位置のパターンをフィルムに転写。エタノールガスの中で気化した炭素原子が固定点に吸着され、そこで凝集してCNTになる。落合氏はこのプロセスを、海水から塩の結晶を取り出すのに似ていると話す。同氏のチームは、CNTが形成される際に印加される電界を使って、CNTの方向を制御できるところまで近づいている。

　「次のステップはそう難しくはない。2～3カ月で可能になると思う」と同氏。

　さらに、NECは半導体トランジスタ・チップの歴史に従って、より狭いスペースにより多くのトランジスタを集積できると考えている。同社がCNTの方向制御に成功したら、トランジスタを10個、ひいては数百個のグループにまとめることも考えられるようになる。

　「それには2～3年かかるだろう」と落合氏。

　NECがそれ以上先へと進むには、CNTを使ってトランジスタを形成する構造を開発し、量産するプロセスについて、まだ取り組まなくてはならないことがあると同氏は語った。