ニュース
» 2011年08月31日 21時09分 UPDATE

エクサスケールは2018年に来る!

インテルが同社のデータセンター事業に関する説明会を行い、その中で、次世代Xeon、Itaniumのほか、インテル MIC アーキテクチャについて言及した。

[長浜和也,ITmedia]

“Cloud 2015”で25億人のユーザーと150億台のデバイスを迎え撃つ

 インテルは、米Intel本社から来日した副社長 兼 データセンター・コネクテッド・システム事業部長のカーク・スカウゲン氏による、同社データセンター事業戦略の説明を日本の関係者に向けて行った。

 インテルでは、かねてから「インターネットユーザーが今から10億人増加」「インターネットに接続できるデバイスが150億台に」「インターネット上のデータトラフィックスが1000エクサバイト超に」という、2015年の見通しを「Cloud 2015」ビジョンとして示し、この状況に顧客が対応するために、インテルのプラットフォームを利用したクラウドソリューションを容易に構築できるように「Open Data Center Alliance」を支援するという。

kn_inteldtc_02.jpgkn_inteldtc_03.jpgkn_inteldtc_04.jpg 2015年に向けて急増するインターネット利用(写真=左)。増えるデータトラフィックスに対応数ユーザーのニーズに応えるべく「Cloud 2015」を提唱する(写真=中央)。ニーズに対してインテルの製品で支援する(写真=右)

 この、Open Data Center Allianceの活動には、クラウドに対するユーザーの需要を文書化することや、オープンなデータセンター構築に向けた利用モデルの定義、クラウドソリューションの普及を妨げている緊急性の高い問題の解決、そして、アライアンスメンバーがクラウドソリューションを利用することで、投資を促進することが挙げられる。クラウド・ソリューションの構築のため、インテルが検証を行う「インテル クラウド・ビルダーズ」では、インテルによって検証が済んだシステム、アプリケーションが多数用意されている。

kn_inteldtc_05.jpgkn_inteldtc_06.jpgkn_inteldtc_07.jpg Open Data Center Allaianceでは、クラウドソリューションの普及促進も目指す(写真=左)。設立から1年で参加企業は4倍に増えた(写真=中央)。インテルが検証を行うことで、クラウド・ソリューションの構築に安心して導入できる(写真=右)

エクサスケールは2018年を目指す

 スカウゲン氏は、インテルが進めている、インテルメニー・インテグレーテッド・コア アーキテクチャ(インテル MIC アーキテクチャ)についても言及した。エクサ(1×10の18乗、100京)FLOPSスケールの性能を実現するメニーコアシステムに対する取り組みとして、インテルは、インテル MIC アーキテクチャベースの製品とXeonの組み合わせで、2018年までにエクサFLOPSスケールの性能を実現すると、2010年6月の時点で公言している。スカウゲン氏は、そのエクサスケールシステムでは、現在最高速といわれるシステムの100倍以上の性能を2倍の消費電力で可能にするとしている。

 そのエクサスケールレベルのインテル MIC アーキテクチャでは、22ナノメートルプロセスルールを採用する予定で、50以上のコアを集積するという。並列処理専用アクセラレータの搭載で高い計算密度を有するが、その一方で、プログラミング環境は、現在広く使われているX86対応開発ツールを利用できる。

 インテル MIC アーキテクチャを採用した“Knight Ferry”で検証を行っているパートナーも多数あるが、東京大学でインテル MIC アーキテクチャを利用した高性能計算環境の研究を行っている石川裕博士(東京大学情報基盤センター長 理化学研究所計算科学機構 システムソフトウェア研究チーム リーダー)が、メニーコアシステムでインテル MIC アーキテクチャを選んだ理由を述べ、汎用性の高いX86ベースであることと、単一のCPUアーキテクチャでメニーコアが構成できることと合わせて、石川氏の研究がHPC向けOSの開発であることから、システムアーキテクチャの開示にインテル MIC アーキテクチャが対応できること、インテルがOS開発研究に理解を示して必要な情報提供を受けられることも挙げている。

kn_inteldtc_08.jpgkn_inteldtc_09.jpgkn_inteldtc_10.jpg インテルは、インテル MIC アーキテクチャで2018年までにエクサFLOPSの演算性能を実現する(写真=左)。インテル MIC アーキテクチャを採用した“Knight Ferry”を掲げるスカウゲン氏(写真=中央)。インテル MIC アーキテクチャの構成(写真=右)

kn_inteldtc_11.jpgkn_inteldtc_12.jpgkn_inteldtc_13.jpg 東京大学情報基盤センター長の石川裕博士(写真=左)。石川氏は、演算速度だけが求められてきた従来のHPCから、大規模データ解析が増えることでインタフェース速度も重要になってきたという(写真=中央)。石川氏が検証を進めるシステムのソフトウェア構成(写真=右)

次世代Xeonに次世代Itaniumも進行中

 スカウゲン氏は、Xeonのロードマップも説明し、現役で、32ナノメートルプロセスルールを採用した“タック”フェーズのNehalem世代のXeon 5600シリーズから、同じプロセスルールで“チック”フェーズになる「Sandy Bridge-EP」「Sandy Bridge-EN」と、その次となる22ナノメートルプロセスルール採用の「Ivy Bridge-EP」の開発は予定通り進んでいると述べたほか、Itaniumについても、「Poulson」から「Kittson」と続くロードマップを示した上で、Poulsonについて、32ナノメートルプロセスルールを導入して新しいアーキテクチャを採用、コアの数は2倍に、命令セットも2倍にそれぞれ増え、構成トランジスタ数は31億個に、54Mバイトのキャッシュメモリをオンダイで用意すると説明した。

kn_inteldtc_14.jpgkn_inteldtc_15.jpgkn_inteldtc_16.jpg 次世代Xeonとなる“Sandy Bridge-EP”“Sandy Bridge-EN”は、最大8コア、Intel AVX、Intel TXT、Intel-AES-NIのサポートが予定されている(写真=左)。Itamiumのロードマップ(写真=中央)。“Poulson”の仕様概要(写真=右)

Copyright© 2016 ITmedia, Inc. All Rights Reserved.