東芝は6月16日、45ナノメートルプロセス世代のシステムLSIを開発するための要素技術として、高性能MOSFET(MOS型電界効果トランジスタ)と多層配線技術を開発したと発表した。
システムLSIは、微細化を進めるほどリーク電流が増え、パフォーマンスが上がらなくなるという問題があった。今回開発したMOSFETは、新開発のゲート酸化膜技術を採用することで、リーク電流を抑えながら高いパフォーマンスを得られるという。
また、多機能なシステムLSI開発に必要な多層配線技術として、動作周波数と消費電力によって配線パラメーターを最適化する手法を確立したという。
両技術の開発により同社は、45ナノプロセス世代のシステムLSI開発に1歩近づいたとしている。
現在、45ナノプロセスのシステムLSIに対応したメモリ混載技術などをソニーグループと共同で開発中。
Copyright © ITmedia, Inc. All Rights Reserved.