速報
NECエレ・ソニー・東芝、45ナノ技術を共同開発
45ナノメートルプロセス技術の共同開発でNECエレクトロニクス、ソニー、東芝が合意。ソニーと東芝の共同開発にNECエレが合流し、次世代技術の確立を急ぐ。
NECエレクトロニクス、ソニー、東芝の3社は2月1日、45ナノメートルのシステムLSIプロセス技術を共同開発することで合意したと発表した。3社のリソースを結集し、次世代プロセスの実用化を急ぐ。
ソニーと東芝は一昨年から同プロセス技術の共同開発を進め(関連記事参照)、NECエレは昨年、東芝と同プロセス技術の共同開発を発表(関連記事参照)。改めて3社で共同開発することで合意し、東芝のアドバンストマイクロエレクトロニクスセンター(横浜市)で進めているソニーと東芝の共同開発に、NECエレの開発要員が参加する。
デジタル家電の高性能化やモバイル機器の小型化・低消費電力化を目指し、LSI製造プロセスの微細化が進められているが、難易度が高まる45ナノメートル以降の開発には莫大なコストが必要。このため半導体各社の合従連衡が進んでいる。
ソニーと東芝は、米IBMと32ナノ以降のプロセス技術を共同開発する契約を結んだ。東芝は日立製作所、ルネサステクノロジと65ナノ以降の共同ファブの設立を検討し、各社に参加を呼び掛けている。
関連記事
- 東芝とNECエレ、包括提携を検討 45ナノLSI技術を共同開発
東芝とNECエレクトロニクスが開発・生産で包括提携の検討を始めた。まず45ナノプロセスを共同で開発し、負担を分担して開発効率とスピードを上げる。 - ソニーと東芝、45ナノLSI技術を共同開発
- ソニー、東芝、IBMが32ナノ以降のプロセス技術を共同開発
- Intel、45nmプロセスのチップ製造に成功
45ナノメートルプロセスを使って完全に機能するSRAMチップの製造にIntelが初めて成功。2007年からこの技術を使った半導体製造に着手する。 - NECエレが55ナノプロセスを開発、2007年内に量産開始
実用レベルとしては初という55ナノCMOSロジックプロセスをNECエレクトロニクスが開発した。省電力性を売りに携帯電話向けLSIなどをターゲットとし、2007年4Qの量産開始を計画している。 - セットに応じてチップ配線構造を最適化 NECが新技術
- 日立・東芝・ルネサス、共同ファブ検討へ企画会社を設立
関連リンク
Copyright © ITmedia, Inc. All Rights Reserved.