News	2000年12月8日　11:21 PM 更新

Transmeta副社長に聞くCrusoeの最新ロードマップ

TransmetaのJim Chapman副社長によると，「TM5800」は，2001年の第1四半期にはサンプル出荷が開始されるという。

　Crusoeのロット不良に関してインタビューに応えたTransmetaのJim Chapman副社長が，来年以降のロードマップについても，計画の一部を明らかにした。

TM5800を2001年Q1にサンプル出荷

　11月の「COMDEX/Fall 2000」で，CrusoeのあるOEM先から「TM5800は，多分ほとんどの人が考えているよりも早く出てくる。もちろん，早いといっても来年ではあるけれどね」と聞いていたが，Chapman氏によると2001年第1四半期，それも早い時期にサンプル出荷を予定しているという。

　TM5800はTM5400/5600と共通のコアアーキテクチャながら，2次キャッシュメモリのサイズが1Mバイトに増量されたプロセッサ。パフォーマンス的には，マイナーチェンジ程度の差しかないと予想される。しかしTM5800の注目点は別にある。0.13μメートルプロセスで製造されるという点だ。これにより，TM5800は0.18μメートルプロセスの現行Crusoeと比較し，平均消費電力，熱設計電力（TDP）の両方でより低い数値を達成できる見込みだ。

　最初のTM5800は700MHzと800MHzになる予定で，800MHz動作時のTDPが4.5ワットという低い数値をマークする。TDPはクロック周波数に比例して増えるが，この数値をもとに1GHz時のTDPを計算してみると約5.7ワット。空冷ファンなしでノートPCを設計できる限界値を大きく下回る値である。製造面での障害がなければ，さらに高クロック化を行える可能性がある。

　TM5800に採用される0.13μメートルプロセスはSOI（シリコン・オン・インシュレーター）技術を採用したものではないが，Chapman氏は「SOIは現在評価中。最初のTM5800はSOIではないが，将来は変更される可能性もある」と採用の方向を示した。

　SOIを用いると，LSI内部の抵抗が減り，電圧を下げても安定して動作しやすくなる。これらの特徴は省電力に寄与するため，非SOIのチップよりも25％以上の省電力化が見込まれている。

次世代Crusoeは1クロックあたり5.5命令を実行

　既報のとおり，TM5800の後，2002年にはプロセッサのコアアーキテクチャを変更した次世代Crusoeが出荷される。0.13μメートルプロセスで製造される次世代Crusoeは，VLIWの命令長が128ビットから256ビットへと拡張されるのに伴い，最大8個の命令をバンドルして実行できるようになる（従来は4個）。

　つまり同時実行可能な命令は2倍になるのだが，典型的なアプリケーションを動かした時の実効命令スループットで比較すると2倍以上になる。TM5600が1クロックあたり2.2命令だったのに対して，次世代Crusoeは5.5命令なのだ。Chapman氏によると，CMSが繰り返し実行されるコードを最適化する際，同時実行できる命令が増えることで，より深い最適化が行えるようになることが理由だという。

　これでベンチマークの値もまともになる？　いや，もちろんその可能性もあるが，Transmetaとしてはむしろ次世代Crusoeを省電力のために使いたいと考えている。次世代CrusoeのTDPはクロック周波数によって3〜6.5ワットと現行TM5400/5600と同等だが，パフォーマンスが向上したことで平均消費電力は下がり，0.5ワット以下という驚異的な数字を実現する。

　さらにChapman氏は，「来年の第1四半期には新バージョンのCMS投入を予定しており，DDR SDRAMの立ち上げも完了するだろう。新CMSは5％以上の高速化と，20％のTDP削減を実現。DDR SDRAMの採用はCrusoeの消費電力あたりのパワーを9％向上させる。

　2002年はIntelがモバイルプロセッサを次世代アーキテクチャへと移していく時期だ。最近，TransmetaにアタックをかけているIntelの動きをChapman氏はどう見ているのだろう。「彼らはわれわれのフィールドに入ろうとしているけれど，消費電力とパワーの組み合わせに関する将来のロードマップがない」と話し，長期的な視野に立って省電力プロセッサのみに注力するメリットをアピールした。

関連記事
Transmeta副社長が話す“Crusoeトラブル”の真相

Copyright © ITmedia, Inc. All Rights Reserved.