Ron Wilson

IoTのシステムアーキテクチャは急速な進化を続けており、その進化は新たなシリコンすらも生み出そうとしています。HotChipsで発表された3つのトピックから、この新たな動向について解説します。

「AMP」（非対称型マルチプロセッシング）は今まさに注目すべき技術ですが、AMPとは何であり、なぜ必要なのでしょう。何より、組み込みシステムにおいてAMPの実装にはどんな利点や課題があるのでしょうか。

ハイブリッドカーやドローンなど、リチウムイオン（Li-ion）バッテリーを動力源とするものは増え続けています。電池切れや発熱、発火といったリスクへの対処は絶対必要ですが、Li-ionの管理は容易ではなく、数学的な手法が欠かせません。

IoTの進化は創造的なプロセスと懐疑的なプロセスの2つを無視できない存在まで引き上げました。懐疑的なプロセスの筆頭は、安全性に対する懸念です。物理的な安全と個人情報の安全という両方の安全がなければ、IoTは行き詰まる可能性があります。

IoTやビッグデータコンピューティングの圧力により、クラウドには「層化」とも呼べる現象が起こっています。それはアプリケーションデータフローと実際の帯域幅、そしてレイテンシ制約という競合する課題への対応です。

指輪物語の「1つの指輪」は全ての指輪を統べる力を持ちました。ではニューラルネットワークは人工知能という力の指輪を統べる、1つの指輪なのでしょうか。

身近な存在であるイーサネットですが、データセンターでのイーサネットはその厳しい環境下で常に変化し続けることを求められています。単純に“パイプを太くする”ことでは生き延びることは難しいでしょう。

「第5世代移動通信（5G）」への期待と要求は高まっていますが、そのウイッシュ・リストの内容はさまざまです。リスト内容を取捨選択する（恐らく）最上の方法は、5Gについて考えているエンジニアが、既に少なくとも3カテゴリ存在するのを認識することです。

SoCが自律走行車やIoTなどの分野に進出しようとしていますが、求められる要件は分野によって大きく異なります。その結果、SoC開発者がIP（Intellectual Property）を評価・統合する方法に変化が見られます。

囲碁王者への勝利を果たすなどAI（人工知能）への注目は依然として高くありますが、研究史を知る身からすれば、AIへの興奮はジェットコースターのようなものであるとも感じられます。多岐にわたる成果を挙げ始めた現代のAIは何が違うのでしょうか。

セキュリティの確保は重要ですが、リソースや利便性との兼ね合いも求められます。組み込みシステムのセキュリティ確保について、中世の城の防衛策を例に考察します。

さまざまな企業や勢力がIoTを目指していますが、残念ながら勢力ごとの対話はほぼ存在していません。Web技術を共通言語とし、IoTを「WoT（Web of Things）」とすることで妥協点を見いだそうという動きはありますが、成功するかは不透明と言わざるを得ません。

1つのダイに複数機能を実装するSoC（System on Chip）化の波は高まるばかりです。アーキテクトはダイ間接続とマルチダイパッケージングの動向に注意を払い、コストや消費電力、将来性までも視野に入れた選択をしなければなりません。

組み込みコンピューティングを加速させるハードウェア・アーキテクチャとは何でしょうか。DSP？GPU？それともメニーコアでしょうか。どのアプローチが最も適するのかを考察します。

FinFETの登場により、ムーアの法則はまだ継続される見通しです。ですが、それで全てが解決するわけではありません。FinFETの登場が、大きなSoCを自律的な機能ブロックに分割するという方向に導く結果となるでしょう。

組み込みシステムは誤動作せず、高い信頼性を持たなくてはなりません。ですが、「信頼」はどこまで求めることができるのでしょうか。できる限りの掘り下げを行ってみましょう。

サブシステム規模のIP（サブシステムIP）はSoCはもちろん、FPGAにまでも影響を与えています。素晴らしい取り組みですが、さまざまな注意点も存在します。スムーズな実装を行うための4つの注意点について述べます。

畳み込みニューラルネットワークとは何でしょうか。学問の世界から現実の世界に登場しつつあるこれは、さまざまな組み込みシステムに利用される可能性が高く、大いに関心を持つべきです。

画像認識（コンピュータビジョン、マシンビジョン）の需要は高まっており、その方法はさまざまです。画像による入力を有用なものとする実装方法について分類と整理を試みます。

IoTがその現実性について語られるようになった2015年、その基本概念を再考する機運が高まっています。「センサー」「仮想化」「フォグ」などの観点から、IoTを再考してみましょう。

「モーターを制御する」。一見すると簡単な課題に思えますが、その原理や課題、現状を再確認すると、リアルタイムシステムアーキテクチャの今後の方向性を示していることが分かります。

ロボットを止めるにはもう遅すぎる――これはハードウェア予算やシステムデザインの話ですが、影響を軽減することは可能です。「あるロボットに未知の地形を滑らかに歩かせる」を例に、エンベデッドシステム化するロボットについて考えてみましょう。

組み込みシステムの能力を並列処理で補完するアイデアは、身近で現実味を帯びたものとなっています。しかし、その実行に際しては手法の選択が重要な意味を持ちます。OpneMPやOpenCLなどを理解しながら、最適な手法を検討しましょう。

90nmや65nmプロセスに対しては、考え方や設計体制における根本的な変革が必要だと考えられている。

携帯機器向けのデジタル放送と“iPod現象”がモバイルテレビ市場の競争に火を付けた。それを支えるアーキテクチャの違いが焦点となっている。

民生機器の設計には、市場からの非常に厳しい要求が課せられる。この状況に応じるべく、チップやシステムの設計手法に変化が訪れている。

マルチメディア機器の映像品質が向上するに連れ、オーディオ品質に対する要求もより高まってきた。もともと、大規模なシステムLSIにオーディオ機能を統合するのは音質その他の理由から困難だったが、従来の評価/テストでは検出できない新たな問題も顕在化してきている。開発者の前に立ちふさがる課題とは何なのか。

「4G」とは、第4世代のワイヤレスサービスを表す言葉である。しかし、その実体は漠としており、人によって思い浮かべるものはさまざまだ。当然、それを実現するICがどのようなものになるのかは現時点では明確ではない。従来の延長ではなく、まったく新しいアーキテクチャが必要となる可能性もある。

SoCの設計では、内部ブロックをいかに接続するかということが主要な課題になりつつある。SoCの複雑化が進んだ結果、単に帯域幅の広いバスを用意することでは最適な結果が得られなくなってきたからだ。この問題に対し、現在、新たなアーキテクチャと、それを支える新たなツール、設計技法が模索されている。

システムのオンチップ化の進展は、IC製造後のプロセスにも変化をもたらした。より規模が大きく、より複雑なSoCには、システム本来の機能だけでなく、そのチップあるいはシステムを評価/デバッグ/校正するための計装機能までもが搭載され始めているのだ。この計装機能を利用することにより、そうした一連の作業を簡素化することが可能になる。

サーバー機器向けのプロセッサは、1つのチップに複数のプロセッサコアを搭載する方向に進化している。この流れはしばらく継続することになりそうだ。では、これと同じ流れが、組み込み機器向けのSoCにも適用されるのだろうか。本稿では、SoCの進化の方向性について考察する。

微細プロセスにおけるリーク電流への対策に端を発し、ICに新たな消費電力削減手法が適用されるようになった。それらの手法は、考え方自体はシンプルで実効性も高いのだが、ICの設計をより複雑にするという側面も持つ。特に、検証工程については、確固たる方法論が確立されないまま今に至っている。この問題に対し、IC業界はどのように取り組んでいるのだろうか。

FPGAに実装する論理回路の検証手法は、大きくシミュレーションとインサーキット検証の2つに分けられる。しかし、求められる機能がより高度になり、FPGAの集積度も格段に高まった現在では、どちらか一方の手法に頼るのは現実的なことではなくなってきた。効率良く、確実に検証を完了するには、どのような手段を用いればよいのだろうか。

プログラマブルなアナログICに普及の兆しが見えてきている。この柔軟性の高いデバイスに対する設計者の期待は大きい。しかしながら、ブレッドボードを用いた従来の設計手法のままで、そのメリットを十分に生かすことは可能なのだろうか。柔軟性と引き換えに複雑さを増したアナログICを使う上で、適切な設計手法とはどのようなものなのか。本稿ではこの点について考察する。

使い勝手の良さから広く普及したUSB。その最新規格は、5ギガビット/秒の高速データ通信に対応したUSB 3.0へと進化した。このような魅力的な性能を備えるUSB 3.0の未来は非常に明るいものであるように思える。だが、実際にはこの高速性のメリットを享受するには、多くの課題を解決しなければならない。

プリント基板の検証やデバッグが非常に困難な作業となってきている。部品の高密度実装や、やりとりする信号の高速化が進んでいるからだ。こうした状況に対応するために、プリント基板を開発する際には、検証やデバッグの作業を容易に行えるよう、アクセシビリティを高める工夫を盛り込むことが求められている。

ちょうど、ドットコムバブルの時代にネットワーク機器への搭載が盛んになったFPGA。だが、このバブルがはじけ、40Gbps、100Gbpsといった高速のイーサーネット規格などが登場するに連れ、設計者らがFPGAに求める役割は変わってきた。FPGAベンダーやSoCベンダー、そして機器設計者らは、ネットワーク分野におけるFPGAの立ち位置をどのように考えているのだろうか。

FPGAを最終製品へ搭載する例が増加している。その場合、FPGAの利点を生かして設計期間を短縮するには、論理設計と並行して回路基板の設計を行う必要がある。このとき重要になるのが、設計初期段階におけるFPGAの消費電力の見積もりである。本稿では、この見積もりをより正確に行うための手法について解説する。

これまで、ICのデジタル回路をテストするための技術には高い関心が向けられてきた。実際、さまざまな新技術が登場したことで、デジタル回路の規模が爆発的に増加する状況にあるにもかかわらず、破綻を来すことはなかった。それに対し、ICのアナログ回路のテストについては、現在でも、革新的な手法は生まれていない。アナログテストにかかわるトータルのコストを下げる打開策は存在するのだろうか。

最先端の機器に用いられるようなSoCを設計するためには、最新のEDAツールの適用や、微細な半導体製造プロセスへの対応など、これまでとは異なる設計フローが必要になっている。本稿では、まず、SoCの設計フローに変化をもたらしている要因について説明する。そして、最新のSoC設計の事例を基に、新たなSoCの設計フローで留意すべきポイントについてまとめる。

SoCの製造にどのプロセスを用いればよいのか――一昔前であれば、この問いに対する答えを出すのは、さほど難しいことではなかった。しかし、多様化するトランジスタ技術を利用したさまざまな回路ブロックがSoCの構成要素になり、またプロセスの微細化にかかわる常識が従来とは異なるものとなった結果、この選定は一筋縄ではいかない複雑なものとなった。本稿では、さまざまなトレードオフ要因によって複雑化したこの選定作業の現状を整理したい。

ESL設計は、従来のRTL設計に代わる次世代のIC設計手法として注目されながらも、設計者の期待を裏切り続けてきた。しかし、最近になって、ESLの利用事例が増えてきたことで、一部の設計フローではESLの役割は拡大している。ただし、ESLの概念はいまだにあいまいで、その利用法もユーザーによって異なるというのが現状だ。本稿では、ESLによって何ができるのか、将来はどのように発展していくのかといったことについてまとめる。

FPGAは、通信/産業の分野で圧倒的優位に立った。それに続き、FPGAベンダーは自動車やコンスーマ機器などの市場をも制覇しようともくろんでいる。そのために鍵となるのは、FPGAそのものの実力もさることながら、開発キットの価格と使いやすさである。本稿では、低価格のFPGA開発キット4製品をピックアップし、その実用性を検証する。

フローティングゲートを利用してデジタル値を保持する技術は、各種メモリーデバイスにおいて極めて広範に活用されている。では、フローティングゲートを利用してアナログ電圧を高い精度で保持し、さらにそれを自由に活用できるようにしたならば、エレクトロニクス業界には、どのような可能性が見えてくるのだろうか。

昨今のSoC設計では、そのフローの大部分をIPの集積作業が占めると言っても過言ではない。それにもかかわらず、IPの選定や集積の作業を自動化するツールはほとんど存在しないし、IPを本当にブラックボックスとして扱うことができているわけではないというのが実情である。IPは、設計作業の抽象度を高めるという役割を本当に果たすことができているのだろうか。

FPGAに実装できるプロセッサコアは、FPGAベンダーやIPベンダーから、さまざまなプロダクトが提供されている。それらは、ハードコアやソフトコアという違いだけでなく、機能、回路規模、コストなどについても異なっている。後編では、これらのプロセッサコアをFPGAに実装する際の課題について、インターコネクト、メモリー、アクセラレータ、デバッグという4つの観点に分けて解説する。

FPGAに実装されるさまざまな回路の中で、プロセッサコアの果たす役割の重要度が高まっている。しかし、プロセッサコアをFPGAに実装して、有効に活用するためにはいくつかの課題に留意しておく必要がある。本稿では、まず、FPGAにおけるプロセッサコア利用の歴史と、主要ベンダーのプロダクトを紹介する。