河西基文（ザインエレクトロニクス）

これまで、伝送路設計の基本については説明を行いました。今回は、より高速な数十ビット/秒（Gbps）の伝送路設計で重要な特性インピーダンスについて説明していきます。

民生機器の高速インタフェース（I/F）としても使われ始めたデジタル方式の信号補償技術であるFFE（Feed　forward Equalizer）とDFE(Decision feedback Equalizer)について説明します。FFE／DFEの概要や動作の仕組みを紹介します。

今回は伝送路の減衰特性によるジッタ、伝送路の最適な設計方法、半導体デバイスによるジッタの補償とその仕組みについて説明していきます。

前回は高速シリアル伝送で使用されるSerDes(シリアライザ・デシリアライザ)について説明しました。今回はSerDesなどの高速シリアルI/Fで、波形測定の際に観測されるジッタの種類とその特長について説明していきます。

代表的な3種類のシリアライザ（Serializer）とデシリアライザ（De-serializer）の機能と歴史について説明していきます。

基板間や筺体間の通信に使用されるケーブルとコネクターに求められる特性やその選定方法、ピンアサインなどについて説明していきます。

今回は、前回に引き続きLVDSを含む数Gビット/秒（bps）までの差動伝送路の設計と差動ペア間の結合の重要性、不要輻射ノイズなどについて説明していきます。

LVDS PHY（物理層）製品を使用する上で必要な一般的な知識とともに、伝送路の設計方法について詳しく解説していきます。

今回は、LVDS、CML/PECL、計測器などの終端方法と、シリアル伝送デバイスの種類について解説します。

今回は接続形態（トポロジ）、特性インピーダンスについてです。LVDS系テクノロジーのさまざまなトポロジとその基本な構成、またPECLやCMLを使用して同機能を高速で実現する方法などについて紹介します。

今回は、高速差動伝送で使用されている代表的な物理層である「LVDS」「PECL」「CML」の特長、接続方法、用途例を紹介していきます。

高速シリアル伝送技術について基礎から学ぶ本連載。2回目は、差動信号伝送の特徴、メリットに焦点を当て、使用されている技術や注意点について解説していきます。

本連載では、さまざまな高速通信規格に使用されている物理層の仕組みや性能、SerDesの機能や特徴とその種類、高速伝送での主要なパラメーター、伝送路を含んだ技術や設計手法などを分かりやすく解説していく。