エンタープライズ：ニュース 2002/08/14 17:41:00 更新


インテル、90ナノプロセスに採用した技術の詳細を発表

インテルが、90ナノプロセスに採用し、シリコン構造とメモリチップの構築に適用している技術の詳細を明らかにした。

　インテルは8月13日、同社の最新90ナノプロセスに採用した技術の詳細を発表した。同技術は、既にシリコン構造とメモリチップの構築に利用されている。同社は2003年をめどに、同プロセス技術により、300ミリウエハを利用した量産を実用化する計画だ。

　90ナノプロセス技術には、高性能かつ低消費電力なトランジスタ、歪みシリコン、高速な銅配線によるインターコネクト、および新しい低誘電率の絶縁材料などの技術が採用されている。インテルが、これらすべての技術を一連の半導体製造プロセスに統合したのは初めてという。

　また、同プロセス技術は、7層構造の高速な銅配線によるインターコネクトを採用し、マイクロプロセッサの性能を向上させられるという。波長が193ナノメートルおよび248ナノメートルの半導体露光装置を組み合わせて利用する。

　インテルは、現在の0.13ミクロンプロセス技術を利用した300ミリウエハ用の製造ツールのうち、約75％を再利用できると見積もる。再利用により、ライン置換によるコスト削減を可能にしたい考えで、2003年以降、段階的に現ラインを切り換えていく。

　なお、インテルは既に、52MビットSRAMチップの製造に、同プロセス技術を採用している。このチップは、109平方ミリメートルのチップ上に3億3000万個のトランジスタを集積したもの。1平方マイクロメートルのSRAMセルを実装している。微細なSRAMセルにより、より多くのオンダイキャッシュメモリを集積することが可能になった。

関連リンク
▼インテル

[ITmedia]