| エンタープライズ：ニュース | 2002/09/12 21:30:00 更新 |
「2つのItaniumを搭載する1枚のシリコン」が2005年までに登場
インテルは2005年までに、デュアルコアのItaniumを実現する計画。デュアルコア化により価格が下がれば、同チップの勢力範囲が拡大するかもしれない。現在、デュアルコアチップを搭載したサーバを販売しているのはIBMだけだが、サンやHPも準備を進めており、それに対抗するのが狙いだ。
インテルは2005年ころまでに、1枚のシリコンに2つのItaniumチップを載せるという、技術進歩の重要な通過点を超える計画だ。
比較的ハイエンドなサーバでは、2つ以上のプロセッサがコンピューティングタスクを分担することが多い。チップ製造技術の進化により、チップメーカーは2つのプロセッサをまとめて1枚のシリコン片に載せることができる。これにより、チップ価格は下がり、競争力の向上につながる。
「この10年の半ばに（デュアルコア化を）実現する」と、インテルのエンタープライズプラットフォーム部門ゼネラルマネジャー、マイク・フィスター氏はIntel Developer Forumで9月10日に行われた記者会見で話した。同社は、90ナノメートル回路設計のプロセッサを製造できる次世代の製造技術、またはその後の世代の65ナノメートル技術を使ってデュアルコアItaniumを実現する計画だと、同氏は説明する。
現時点では、こうした「デュアルコア」チップを搭載したサーバを販売しているのはIBMだけだが、サン・マイクロシステムズとヒューレット・パッカード（HP）も独自の設計に取り組んでおり、早ければ来年にもデュアルコアチップをリリースするとみられている。インテルのItaniumは、これらのサーバチップに対抗したもので、主に4つ以上のプロセッサが搭載されるハイエンドサーバで使われる。同チップは従来のチップとは異なる64ビット設計をベースにしており、PentiumやXeonチップとは異なるソフトが必要となる。
インテルはデュアルコア設計により、現在サーバ売上が好調な、コスト意識の強い市場に見合うレベルにまでItaniumの価格を下げられるかもしれないと、インサイト64のアナリスト、ナザン・ブルックウッド氏は話す。
「現在、Itaniumは比較的出荷台数の少ないニッチな市場にとどまっている。インテルにとっての課題は、いかにして同チップを2000−3000ドル程度の価格帯のサーバにまで進出させるかだ。これを実現する上で、デュアルコアチップが役に立つだろう」（同氏）。
新世代の製造プロセスの採用によって、チップの回路幅はより小さくなり、また1個のチップに集積されるトランジスタの数を増やすことができる。チップ設計者は、自由に使えるトランジスタが増えたことで、それらの最適な使い道を模索しなければならない。デュアルコアプロセッサの構築も、そうした使い道の1つと言える。
プロセッサが大きいほど、デュアルコアチップへの移行は遅くなる。Itaniumのサイズは約400−450平方ミリ、「これまで製造されたチップの中で最大だ」とブルックウッド氏。同氏によると、Itanium 2は180ナノメートルプロセスで製造されているが、後継チップの「Madison」は130ナノメートルプロセスで製造されるため、チップサイズは約200−300平方ミリに縮小されるという。
90ナノメートルプロセスで製造した場合、Itaniumのサイズは約150平方ミリになるため、デュアルコアItaniumはおよそ300平方ミリと、実用的なサイズになるだろうと、ブルックウッド氏は話す。
Itaniumプロダクトラインマネジャーのマイク・グラフ氏は、Madisonは2003年夏にリリースの予定だと話している。
ブランド戦略については、インテルはMadisonでも「Itanium 2」の名称を使う予定だが、現行の「McKinley」版と区別できるよう、何らかのバリエーションを加える。Graf氏によると、Madisonは現行Itanium 2が採用されているのとまったく同じコンピュータに搭載できるため、同じ名称を使うことにしたという。
同社は「Deerfield」というローエンド版Itanium 2の準備も進めている。同チップは省電力設計で発熱量が抑えられているため、小型のサーバに適している。
インテルのFister氏は、Deerfieldの消費電力は70−80ワットと、Pentium（60−70ワット）に比べるとやや大きいが、現行Itanium 2の120ワットに比べると大幅に減少していると話す。
関連リンク
Intel Developer Forum Fall 2002 レポート[Stephen Shankland，ITmedia]
