Mobile：NEWS

2002年10月15日　06:07 PM 更新

「すべてをStrataに」〜Intelが語るフラッシュメモリ（2/2）

前のページ

さらに進化するスタック技術

ZDNet：今回4層のスタックで1Gビットを実現する技術が紹介されましたが、現在の技術ではどこまで積み重ねられるのでしょうか。

Stefan Lai：ラボでは8層までやっているのですが、あくまでデモということで製造するところまでは至っていません。多層化すればするほど、ダイが壊れてしまうとか熱放散の問題ですとかいろいろな問題を解決しなくてはなりません。今のところはコスト効果を高く出せるのが4層だということで、4層の発表になりました。

　スタッキングは基本的にはワイヤーボンディングです。これをピングリッドアレイの形にするとさらに実装が複雑になっていくわけですが、それを実現する手段の1つがフォールディングスタック技術です（4月18日の記事参照）。ピングリッドアレイでダイを実装することで、ほかの製品を付けてあらかじめテストをすることができる、さまざまなスタックの組み合わせを試せるというメリットがあります。ただ単に積み重ねることだけがメリットではありません。

ZDNet：今回XScaleと積層されたのはL18ではなくK3でした。

Stefan Lai：ただ単にタイミングの問題です。（「PXA261」と「PXA262」は）とにかくすぐ出荷ということを考えるとK3を使うしかありませんでした。L18は来年の量産ですから、将来のバージョンではL18が使われていくことになると思います。

ZDNet：スタック化はこれまでカスタム品として、これまでも提供してきたと思います。今回、製品として発表したのはどのような意味があったのでしょう。

Stefan Lai：携帯に非常に合ったXScaleプロセッサがようやく出てきたことにあるのだと思います。それから携帯市場におけるフラッシュメモリの大容量化への要求、これに応える形で両者を組み合わせた良い製品ができました。

　これからの携帯は演算能力がより求められるようになってきます。するとXScaleがソリューションとして大変素晴らしいものになっていきます。チャンスはさらに増していくと考えています。

---

関連記事
積み重ねて面積を減らす〜インテル、新XScaleプロセッサ
携帯向け部品に求められているのは単なるパフォーマンスだけではない。「消費電力と面積」が重要だ。インテルは1.8V動作により低消費電力を実現したStrataFlash、および複数のチップを重ね合わせるスタック技術によって実装面積を削減したアプリケーションプロセッサを発表した

インテル、XScaleベースの携帯端末向け統合チップを生産へ
インテルは、携帯電話やワイヤレス通信機能付きPDAに使用される主要コンポーネントを1つの半導体チップに混載する、新しいプロセス技術を発表した。

携帯のメモリにもインテル──来年は256Mビット
PDAや携帯電話などの高機能化に伴い、需要が急速に拡大しているフラッシュメモリ。インテルは読み出し速度を向上させた多値メモリ「StrataFlash」の新製品を投入する。

[聞き手、構成：斎藤健二, ITmedia]

Copyright © ITmedia, Inc. All Rights Reserved.

前のページ | 2/2 | 最初のページ

---