デュアルコアOpteronのクロックスピードは？

公開 2004年10月06日 19時00分

更新 2004年10月06日 06時58分

[IDG Japan]

印刷する

　米AMDのデュアルコアOpteronはシングルコア製品と同じスペースに収まるため、製造コストを抑えられる。同社が10月5日、Fall Processor Forumで明らかにした。

　デュアルコアOpteronは先月、Hewlett-Packard製サーバに搭載されて初披露された（9月13日の記事参照）。このプロセッサはそれぞれのコアに1Mバイトの2次キャッシュが搭載され、シングルコアOpteron向けに使われているのと同じチップセットに収まる。

　AMDフェローでOpteronアーキテクチャー担当マネジャーのケビン・マクグラス氏によると、デュアルコアOpteronの消費電力は最大で95ワット。現行世代のシングルコアOpteronの最大消費電力である89ワットを若干上回ることになる。

　ダイサイズをシングルコア版とデュアルコア版で同じにできるのは、AMDの90ナノメートル（nm）技術のおかげだとマクグラス氏。半導体メーカーは規定の大きさのウエハーから製品を切り出すため、ダイサイズを抑えることは、1枚のウエハーから最大限に良品チップを切り出す上で重要だ。

　AMDはデュアルコアOpteronを、現行のシングルコアOpteronよりも低いクロックスピードで投入する予定だとマクグラス氏は話している。最速のシングルコアOpteronは2.4GHz、デュアルコアOpteronのクロックは同様のシングルコアプロセッサより少なくとも1GHz遅くなる見込みだという。

　クロックスピードは依然としてシステム全体の性能を決める重要な要素だが、デュアルコア設計では、半導体メーカーはコアのクロックを落として消費電力を抑えることができると、AMDのサーバ・ワークステーション部門ディレクター、バリー・クルーム氏は語る。

　Opteronの将来版ではマルチコア設計を採用し、最終的には複数のメモリコントローラに移行する計画だとマクグラス氏。Opteronがサーバに採用されている理由の1つに、大量にメモリを消費するアプリケーションで高い性能を発揮するという点がある。これはOpteronにメモリコントローラが統合されているからだ。

　AMDが複数のコアを追加すれば、プロセッサが効率的に動作するよう、これらのコアに十分なデータを送るためにメモリコントローラも増やす必要があるとクルーム氏。メモリの標準をDDR2メモリコントローラに変えなくてはならなくなるだろうし、DDR3もこの10年の残りの期間で進化すると同氏は語っている。

　そのころには、AMDは8ウェイを超えるサーバ向けのプロセッサに取り組んでいるだろうとマクグラス氏は話す。同社はこれまで、8ウェイ以下のサーバにしかOpteronを推奨していなかったが、「ビッグアイアン」分野にも同プロセッサを提供する計画だ。この分野では通常、RISCアーキテクチャーを基盤とするより高額なサーバが優勢だ。

印刷する