Power設計ベースの省電力CPU、新興企業が発表

公開 2005年10月24日 14時07分

[IDG Japan]

印刷する Googleで優先するソースとして追加

　半導体業界のベテランたちが10月24日（米国時間）、In-Stat/MDRのFall Processor Forumで、新会社P. A. SemiとともにIBMのPowerアーキテクチャを基盤とした省電力プロセッサを発表した。

　PWRficientプロセッサシリーズは、同社の初めての製品だ。同社はAlphaプロセッサやStrongARMプロセッサの主任設計者だったダン・ドッペルプール氏らが2年前に設立した（9月30日の記事参照）。ドッペルプール氏は同社の社長兼CEO（最高経営責任者）を務める。

　このシリーズの最初のプロセッサ「PA6T-1682M」は、デュアルコアPowerアーキテクチャプロセッサで、2GHzで走らせた場合に通常使用で5～13ワットの電力を消費する。2個のコア、2基のDDR2コントローラ、2Mバイトの2次キャッシュを統合し、複数のI/O標準サポートをすべてオンチップで搭載している。このI/Oサブシステムには8基のPCI Expressコントローラ、2基の10ギガビットイーサネットコントローラ、4基のギガビットイーサネットコントローラが含まれる。

　PWRficientプロセッサは、組み込みネットワーキング・通信機器、攻勢のコンピューティング、家電に最適だとP. A. Semiは述べている。同社はこのプロセッサの顧客を発表しなかった。

　同社は、PWRficient設計を2.5GHz、最大8コアにできると考えている。デュアルコアPA6T-1682Mは、来年第3四半期にサンプル出荷を開始する見込みだ。4コアPWRficientプロセッサは2007年後半に予定されており、8コア版は2008年を目指して進行中という。

　同社は従業員数150人、その中にはAMDのOpteron設計に携わっていたジム・ケラー氏や、IntelのTukwila Itanium 2に関わっていたピート・バノン氏も含まれる。同社に資金を提供しているベンチャーキャピタル会社は主にBessemer Venture PartnersとVenrock Associates。

　ケラー氏は24日に、Fall Processor ForumでPWRficient設計の概略についてプレゼンテーションを行う予定だ。

印刷する