インテル、初のCoreマイクロアーキテクチャ採用CPUを発表

6月26日、インテルはサーバ／ワークステーション向けに、Coreマイクロアーキテクチャを採用した初のCPU「Xeon 51x0」を正式にリリースした。

[田中宏昌，ITmedia]

まずはサーバ向けCPUでCoreマイクロアーキテクチャを採用

新Xeon 51x0のラインアップ
プロセッサナンバ	周波数	FSB	L2	TDP	DBS	1000個出荷時の価格
Xeon 5160	3.0GHz	1333MHz	4MB	80W	○	9万7000円
Xeon 5150	2.66GHz	1333MHz	4MB	65W	○	7万9000円
Xeon LV 5148	2.33GHz	1333MHz	4MB	40W	○	第3四半期発表予定
Xeon 5140	2.33GHz	1333MHz	4MB	65W	○	5万2000円
Xeon 5130	2.0GHz	1333MHz	4MB	65W	−	3万6000円
Xeon 5120	1.86GHz	1066MHz	4MB	65W	−	2万9000円
Xeon 5110	1.60GHz	1066MHz	4MB	65W	−	2万4000円
Xeon LV 5148は2006年第3四半期発表予定。

　新Xeonは開発コード名で「Woodcrest」と呼ばれていたCPUで、Coreマイクロアーキテクチャの採用により、消費電力を下げつつ性能を強化しているのが特徴だ。このマイクロアーキテクチャは、7月に発表予定の次期デスクトップPC用CPU「Conroe」、8月発表予定のノートPC用CPU「Merom」でも採用される。なお、新Xeonのダイサイズは142平方ミリメートル、トランジスタ数は2億9100万個で、リテールボックスの出荷は6月27日から開始される予定だ。

　5100番台のXeonでは、新たにFSB 1333MHzをサポートし、従来2Mバイト×2のL2キャッシュを4Mバイト共有型にしたほか、5000番台のXeonでは最大130ワットだったTDPを80〜40ワットまで引き下げているのがアドバンテージだ。製造プロセスは65ナノメートル、CPUのパッケージはLGA 771、仮想化技術のインテル バーチャライゼーション・テクノロジやEM64Tをサポートするのは、これまでのXeon 50x0と共通である。対応するプラットフォームは、すでにリリースずみの「Intel 5000シリーズ」（開発コード名：Bensley／Glidewell）で、最大4チャンネルのFB-DIMM（最大64Gバイト）に対応する。

　ちなみに、このBensleyプラットフォームは2009年までCPUソケットの互換性が維持され、来年初頭に提供予定のクアッドコア（4コア）CPUや開発コード名Clovertown、そして45ナノメートルで製造される次世代のクアッドおよびデュアルコアCPUも実装可能という。

新XeonやBensleyプラットフォームの利点をまとめたスライド。Coreマイクロアーキテクチャは、今後のインテルCPUの根幹となるアーキテクチャだ

新プラットフォームにおけるFB-DIMMとアクセラレーション・テクノロジーのアドバンテージを示した図（写真＝左と中央）。Bensleyプラットフォームは2009年まで長期供給が予定されている（写真＝右）

ここでもAMDからリーダーシップの奪還をアピール

インテルのカーク・スカウゲン氏

　発表会では、Coreマイクロアーキテクチャの導入により、消費電力を下げながら高い性能を実現している点を強くアピール。消費電力当たりの性能では、「今まで失ったものを取り返せると考えている」（インテル デジタル・エンタープライズ事業本部 副社長 兼 サーバ・プラットフォーム事業部長のカーク・スカウゲン氏）とし、AMDから“性能におけるリーダーシップ”を取り返せることを強調していた。

従来のXeonと新Xeonの性能比較（写真＝左）。写真中央と右は、AMDのOpteron 285（2.6GHz）と比較し、性能とワット当たりのパフォーマンスでリードしていることを示したグラフだ