News | 2003年4月10日 03:40 AM 更新 |
金曜にはこのアジャイルラジオの話を予定しています。この技術はPCの無線技術だけではなく、携帯電話でも使われるようになるでしょう。さらに将来はチップセットに統合されるでしょうし、その先にはx86プロセッサのコアに組み込まれることもあるかもしれません。
ただし、現在のソフトウェアモデムと同じように、すべてをソフトで処理するのではなく、リアルタイム性が必要な部分でハードウェアを使い、それ以外の大部分を処理することになると思います。
インテルが提案している「スマートアンテナ」という技術について、詳しく教えていただけますか?
スマートアンテナは非常に重要な技術です。
今後、さまざまな帯域、さまざまな信号強度の無線LAN技術に対応していかなければなりません。現在はデュアルバンドのアンテナを2個装備して、ダイバーシティアンテナとしていますが、将来は4個、8個、あるいはそれ以上のアンテナを自動的に切り替えるようになります。その組み合わせの選択はアレイプロセッサで行います。アンテナが進化して性能が上がれば、省電力にも役立つでしょう。
スマートアンテナの技術は、軍用に開発されたのファイズドアレイアンテナの一種です。この技術は25年もの軍での研究成果があり、その成果をどのように応用できるか、どのように実装できるかを現在研究しています。
インテルはこれまで、高速なロジック回路を実現するプロセスを作っていればよかったわけです。しかし、今後はさまざまな機能が統合され、製造プロセスにも多様な性質を求められるようになってきています。今後、インテルの製造技術はどのような方向へ進むのでしょうか?
90ナノメートルのプロセスには、低電力消費、高速応答性、シリコンゲルマニウムへの対応など、さまざまな回路を実装するための要素がすでに含まれています。ひとつの製造プロセスで、いろいろな機能を実装できます。
しかし、一方ですべての機能を統合するのが経済的に良いとは限りません。統合した方が良いものもあれば、統合しない方が良いものもあります。インテルの製造プロセスは、チップの設計者に対して多くの選択肢を与えています。
インテルは10年後も半導体企業であり続けるのでしょうか?
私の個人的な予想ですが、10年後、インテルは1千億ドル規模の半導体ベンダーになっているでしょう。インテルの持っている、もっとも基本的なビルディングブロックは半導体です。企業としてのコアコンピータンスは、将来的にも変化しないと思います
さらに小型・薄型のモバイルPCを開発するためには、メイン基板をさらに小さくする必要があります。現在、PCを構成するチップのフットプリントは大き過ぎるという意見も、日本の技術者からはよく聞かれます
小さくするといっても、PCの場合はフォームファクタに制限があります。
例えば、キーボードはフルサイズの90%を切るサイズになると生産性が大きく低下することが分かっています。ディスプレイのサイズも問題になるでしょう。チップサイズは、マルチチップモジュールを採用する、あるいはダイスタックといった技術を採用することで小さくすることはできます。
拡張版スピードステップへの対応や電源品質への要求など、電源周りの設計が重要になり、またコスト上昇要因にもなっていますが、どのようにして解決していくつもりでしょうか?
おっしゃるように、現代のPCの設計を行う上で、電源回路の設計は重要です。電源回路は将来、ダイの中にレギュレータが内蔵されるようになるでしょう。その方が電源品質を向上させることができますし、電力ロスも少なくなります。
2−3年先というレベルでは統合されませんが、もう少し先にはそのような設計になるはずです。
インテルはSOI技術を採用しないのでしょうか?
SOIの利点は今後、相対的に下がっていくでしょう。より小さなプロセスルールになってくると、SOIは意味がなくなってきます。
ニッチな製品、たとえばシリコンフォトニックなどの分野では採用するでしょうが、メインストリームの製品では採用しないことを決めています。SOIを利用しなくても、別の方法でリーク電流を下げられる見込みがありますから、コストの高いSOIを使う必要がないのです。
燃料電池に関して何か取り組んでいることはありますか?
ご存じのように、インテルはバッテリ技術に関してインテルキャピタルを通した投資は行っていますが、自社での開発は行っていません。インテルの燃料電池に対する取り組みは、電圧変動が大きい燃料電池で安定してPCを動かすために、どのようにするのが良いかについて、業界内で検討していることです。
将来、銅配線ではなく光技術でチップ間の接続を行うようになるかもしれません。その可能性について教えていただけますか?
銅による配線で、どこまでパフォーマンスを高めることができるのか、まだハッキリとは分かっていません。現在のPCIExpressの4倍までは高速化できる見込みがあるとは思っています。したがって、銅配線にはまだ先があると言えるでしょう。
しかし、いずれは別の技術に移行する必要があります。シリコンフォトニックの技術を使って、いずれは光インタコネクト技術をチップ内にインタフェースとして組み込んでしまうことになるでしょう。それが目標ではあります。米国のIDFで行ったシリコンフォトニックのデモは、そういう意味で大きな前進でした。
インテルはパイプライン、スーパースケーラ、投機的実行など、メインフレームの技術を手本に、さまざまな高速化のアプローチをマイクロプロセッサに組み込んできました。しかし、現在はIA-64プロセッサがメインフレームに使われる時代です。今後、どんな新しいアイディアを詰め込んでいけると考えられますか?
ハイパースレッディングは大きな可能性があります。インストラクションレベルでの並列化を現在のレベル以上にすることは、全く無理というわけではありませんが、あまり効率的な手法ではなくなってきています。そこで今度は、一段レイヤーが上がってスレッドレベルでの並列化が行われると思います。今後20年をかけて、マルチスレッドの技術が進化していくと思います。
今後、スペキュレイティブなハイパースレッディングを導入する予定ですが、さらにスペキュレイティブかつアウトオブオーダーなハイパースレッディング……と、かつてのマイクロアーキテクチャの改良と同じように、いろいろなアイディアを組み込んでいくことができます。現在、同時に実行できるスレッドは2本ですが、将来は10以上のマルチスレッディングが可能になっているはずです。
[本田雅一, ITmedia]
Copyright © ITmedia, Inc. All Rights Reserved.
前のページ | 2/2 | 最初のページ