JEITA、最先端半導体技術の共同開発体制を発表

公開 2005年07月12日 23時38分

更新 2005年07月12日 11時41分

[ITmedia]

印刷する

　7月12日、電子技術産業協会（JEITA）・半導体部会は、2006～2010年度における半導体関連企業共同の先端技術研究開発プログラムの具体案を明らかにした。

　これは65ナノメートルのSoC（System on Chip）設計技術の確立を目指して2001年4月に始まった民間プロジェクト「あすかプロジェクト」が2006年3月で終了することを受けて、それ以降の日本の半導体先行技術基盤強化を目的に産業界の力を結集しようというもので、JEITAから委託された半導体産業研究所（SIRIJ）が検討してきた。昨年6月にはプロジェクトの概要を発表しているが、今回はその構想を受けた実行のための具体策の提案となっている。

新研究開発体制について説明する半導体産業研究所の前口賢二所長,

　具体案は大きく分けて、コンソーシアムのマネジメント方法変更と、これまでの共同研究開発プログラムの再構築の2つからなる。

　あすかプロジェクトでは11社共同で共通のプログラムを進めるというマネジメント方法をとってきたが、次期プロジェクトでは先端プロセスを志向する企業（コアカンパニー）が主導する先端コアプログラムと有志企業の主導する選択プログラムを創設して、開発スピード向上と開発ニーズの多様化に対応する。コアカンパニーの構成は東芝、ルネサステクノロジ、NECエレクトロニクス、富士通の4社。

　あすかで半導体プロセス開発を担当した半導体先端テクノロジーズ（Selete）は、2005年度までのSelete、MIRAIプロジェクト、EUVAプロジェクトなどの研究成果を基に、2006～2010年度に新しいSeleteとして、ハーフピッチ45ナノメートル／32ナノメートルに対応する半導体フロントエンドプロセス、バックエンドプロセス、極端紫外線露光技術の研究開発を行う。これに関連して、つくばR＆Dセンターを設置し、日本における先端半導体プロセス研究開発の産学官拠点とする。つくばR＆Dセンターにはセンターで行われるプロジェクトを統括するリーダーをおいて、マネジメントを一元化する。

　あすかで設計技術開発を担当した半導体理工学研究センター（STARC）も2006～2010年度に新プログラムを開始し、次世代SoCの共通設計基盤技術を開発する。また、90ナノメートル／300ミリウエハー世代のSoC共通基盤技術構築を目指した先端SoC基盤技術開発（ASPLA）は、この9月に予定されていた開発を成功させて終了するが、今後の65ナノメートル以降の設計技術課題研究はSTARCに引き継がれるほか、45ナノメートル以降の研究開発はつくばR＆Dセンターで実施される予定という。

印刷する