Intel、Broadwell世代の「Core M」概要を公開：14ナノプロセスルールで性能改善（2/2 ページ）

第2世代トライゲートの導入でパッケージサイズをさらに削減

　製造技術ではプロセスルールの微細化と第2世代のトライゲートトランジスタの導入でパッケージの底面積がHaswell世代の半分に、高さも30％削減となったほか、電力効率が改善した。また、Turbo Boost Technologyも拡張して消費電力と熱管理の最適化が進んだ。このことで、ワット当たりの処理性能は2倍に向上し、アイドル状態の消費電力は60％も向上したという。

　22ナノメートルプロセスルールから14ナノメートルプロセスルールへの移行でパッケージサイズが削減した理由としては、トランジスタのフィン間隔（60ナノメートルから42ナノメートル）やゲート間隔（90ナノメートルから70ナノメートル）、インターコネクト間隔（80ナノメートルから52ナノメートル）と縮小したことが貢献したとIntelは説明している。