AIがもたらした「半導体」の進化 光電融合、HBM、新トランジスタ――果てなき性能向上、どうかなえる？：『図解で深掘る きちんとわかる 半導体』（1/2 ページ）

生成AIの登場によって、半導体の進化が加速している。「ムーアの法則」に限界が見える中、半導体メーカーは新たな技術を次々に生み出している。果てなき性能向上、どうかなえるのか。

[ずーぼ，ITmedia]

この記事は『図解で深掘る　きちんとわかる　半導体』（ずーぼ著、SBクリエイティブ）に掲載された内容に、ITmedia ビジネスオンラインによる編集を加えて転載したものです（無断転載禁止）。

『図解で深掘る　きちんとわかる　半導体』

　半導体の基礎から製造の仕組み、業界を支える企業同士のつながりまで、テキストと図版で体系的に解説。NVIDIAがけん引するAI向け半導体の進化や、日本の半導体産業の動き、業界動向やトレンドも紹介する。

「AI向け半導体」が直面するボトルネック

　現代の半導体市場において、生成AIの普及は半導体への注目度を飛躍的に高めています。

　半導体の進化の主役は「Transformer」というAIの基盤となる計算モデルの巨大化に対応することです。そのためには、膨大なデータを処理する「演算性能」と、データを送るための通り道の広さである「データ転送帯域」を極限まで高める必要があります。

　AI学習には、膨大な行列演算を高速に並列処理する能力が求められます。ここで重要なのが、半導体設計の優劣です。通常は、計算を行う回路の数が多いほど、また計算精度が高いほど高性能とされます。

　一方、AIの学習・推論では、必ずしも常に高い精度で計算する必要はありません。あえて精度を低くして短時間で結論を出すといった、精度を柔軟に変える技術がカギを握ります。これによって、スループットを飛躍的に高めることができます。

　しかし、現在のAIチップは「演算の処理能力」と「演算器とメモリ間、GPU同士を結ぶデータ転送速度」という、2つの大きなボトルネックに直面しています。

生成AIの登場によって半導体にはさらなる進化が求められている（画像：ゲッティイメージズ）

AI処理に不可欠な「データ」を巡る3つの技術革新

　このデータ転送の壁を解消するため、3つの技術が不可欠となっています。

　第一に、（情報の記録を担うメモリ半導体の一つである）「DRAM」を垂直に積み上げ貫通電極（TSV）で接続する「HBM」です。演算器とメモリ間の通り道を広げデータの渋滞を防ぎます。

　第二に、演算ロジックとHBMを一つの基板上に密に配置する、台湾のTSMCが有するCoWoS（Chip-on-Wafer-onSubstrate）などの先端パッケージング技術です。物理的な距離を縮めることで高速化を実現します。

　第三に、サーバ内で複数のGPUを連携させる超高速接続技術です。米NVIDIAの「NVLink」のように、単一チップでは不可能な巨大モデルを、複数のGPUをつなぐことで仮想的に一つの巨大GPUとして駆動させます。

　AIの今後の展望は、大規模データセンターからスマートフォンや自動車、ロボットといったフィジカルAIへと浸透するエッジAIフェーズへの移行です。そこでは、データに基づく推論処理に特化し、かつ消費電力を極限まで抑えた「NPU」（Neural Processing Unit）が不可欠となります。今後、こうした省電力NPUの設計力が、企業の競争優位性を決定付けるでしょう。AI向け半導体の進化は、あらゆるツールの性能を底上げし、社会全体に革新をもたらそうとしています。

半導体の歴史は「微細化の歴史」　そろそろ限界が

　半導体の歴史は「ムーアの法則」に基づき、回路をいかに集積させるかという微細化の歴史でした。しかし、この進化は今、物理的な限界という大きな壁に直面しています。

　まず、トランジスタの基本構造を理解する必要があります。トランジスタは、電気の入り口である「ソース」と出口である「ドレイン」の間に電気の通り道であるチャネルを作り、それをゲートという門番が制御することで、スイッチの役割を果たします。

　長年、半導体産業を支えてきたのはプレーナ型と呼ばれる構造でした。これは、ゲートとチャネルが平面で接する単純な構造です。

プレーナ型トランジスタの構造（出所：『図解で深掘る　きちんとわかる　半導体』）

　しかし、微細化が進み、おおよそ22ナノメートル世代に達すると、ソースとドレインの距離が近づき過ぎ、ゲートが電気の流れを制御しきれなくなる短チャネル効果の影響が大きくなりました。

　これを解決するため、チャネル構造を立体的なフィン状にして三方向から囲む「FinFET構造」へと進化しました。

　しかし、3ナノメートル世代、2ナノメートル世代以降のさらなる微細化には、より強力な制御が求められ、新たに「GAA（Gate-All-Around）構造」が登場しました。GAAはチャネルをゲートが全周囲から完全に包み込む構造です。これにより制御能力が飛躍的に高まり、リーク電流を最小限に抑えつつ、低い電圧で高速処理を実現可能にしました。

FinFET構造、GAA構造のトランジスタ（出所：『図解で深掘る　きちんとわかる　半導体』）

サムスン、TSMC、Intelが争う「新構造のトランジスタ」

　この次世代構造を巡る量産競争は、世界のトッププレーヤー3社による激しい争いとなっています。

　まず先陣を切ったのは韓国のSamsung Electronicsです。2022年に世界で初めてGAA構造（Samsung Electronicsの呼称は「MBCFET」）を採用した3ナノメートル世代プロセスの量産を開始しました。

　一方、TSMCは、3ナノメートル世代までは実績のあるFinFET構造を継続し、2025年末から量産を開始した2ナノメートル世代（N2）からGAA構造を導入する慎重かつ着実な戦略を取っています。

　米Intelは、GAA構造を「RibbonFET」と名付け、2026年から量産に移行します。

　最先端半導体の製造では、いかにこの複雑なGAA構造を高い歩留りで量産できるかという競争になっています。この構造的進化こそが、AI社会を支える省電力かつ高性能なチップを実現するための絶対条件となっているのです。