インタビュー

スペックアップとコストダウンを両立した中級機～ソニー「TA-DA7000ES」（2/3 ページ）

公開 2004年09月07日 00時35分

更新 2004年09月07日 12時33分

[ITmedia]

印刷する

　“大幅に見直された”といっても、S-Master Proの原理まで変化したわけではない。パワースイッチングの波高を可変させることで情報量を減らさずに音量を調整する「パルスハイト・ボリューム」、スピーカー特性にデジタルアンプの位相特性を合わせる「DCフェーズ・リニアライザー」といった要素は同じだ。しかし、一世代プロセスが進んだおかげで、1ビットパルスを作り出すDSP部が大きくスペックアップした。と同時にコストダウンにも成功している。

　新世代S-Master Proで使われているDSPは、「CXD9773」というチップで、1ビット信号に変換する直前までの処理をすべて32ビットで行う（従来は24ビット）。これにより演算中のダイナミックレンジは120dBから168dBに向上。またジッター除去機能通過後のジッター残留量が、TA-DA9000ESの40fsec（フェムト秒＝10の15乗分の1秒）から0.08fsecまで減少しているという。

S-Master Proのシステム概要（クリックで拡大）

　「0.08fsecというと、電子が金属格子間を移動する時間よりもずっと短い時間で、ジッターは理論上ほぼゼロになったといえます。素子が振動するとジッターがpsec（ピコ秒）オーダーまで跳ね上がるため、最終的な音質はシャシーや設置方法などを含めたトータルで決まることになりますが、少なくとも素子レベルではジッターがなくなりました」（金井氏）。

　さらに低域の位相特性を変化させることで、伝統的なアナログアンプの特性を真似るDCフェイズ・リニアライザーは、これまでは外部のチップで演算していたところを、サンプリングレートが高められているS-Masterの中で行うことで音質を改善。同時にチップカウントを減らすことで同時に低コスト化も実現した。

　もっとも、TA-DA7000ESに採用された新しいS-Master Proの主役は、DSP演算側のチップよりも、パワースイッチングを行うMOS-FET素子かもしれない。TA-DA9000ESでは、熱歪みによる音質低下を嫌ってベアチップで実装していたが、TA-DA7000ESは基板面とパッケージ表面の両方から放熱できる1ミリ以下の薄型パッケージのMOS-FET素子を採用している。上下両面から放熱することで実装の高密度化も行える。金井氏によると、TA-DA7000ESのパワーアンプブロックは、S-Masterチップの小型化と相まって3分の2に縮小されているそうだ。

　新型MOS-FET素子は従来素子よりも低インピーダンスで、そもそもの発熱量がかなり小さくなっている。素子の内部抵抗はTA-DA9000ESの半分40ミリオーム。さらにソース端子と素子のボンディングを、抵抗値が1ミリオーム以下という超低インピーダンスのアルミシートで行っている。

アルミシートによる「シートボンディング」を採用した

　こうした特徴を活かし、TA-DA9000ESでは、チャンネルごと別々のサブ基板にチップとヒートシンクを取り付けたアンプモジュールを構成し、それをローパスフィルタを搭載した“コの字”型の基板に実装する方式を採用していたが、TA-DA7000ESは直接、“コの字”型基板に表面実装。ヒートシンクも全チャンネルで1個となっている。

　つまり、TA-DA9000ESで確認された音質面で有利なアンプモジュール構造をそのままに、低発熱を活かして、よりコンパクトかつローコストに仕上げているわけだ。中でも「アンプブロックのモジュール化を止め、ひとつの基板に表面実装するようになった点は大きい」と話す。

　なお、7チャンネル分のアンプを内蔵するTA-DA7000ESだが、サラウンド用アンプに1系統あたり2本のスピーカーを接続するTA-DA9000ESの9.1チャンネルシステムと同様の構成を採ることが可能となっている。