セットに応じてチップ配線構造を最適化　NECが新技術

公開 2005年12月07日 21時23分

更新 2005年12月07日 09時25分

[ITmedia]

印刷する

　NECエレクトロニクスとNECは12月7日、45ナノメートル世代のCMOS LSI向けに、最終製品（セット）の要求性能に応じて多層配線構造を最適化する新技術を開発したと発表した。サーバ向けハイエンドプロセッサや携帯電話向け低消費電力LSIなど、チップごとに最適な構造を適用でき、設計の容易化と開発効率の向上が可能になるとしている。

　65ナノ世代までのCMOSロジックLSIでは、要求性能が違っていても配線高さ・幅や絶縁膜材料などは同じだった。だが45ナノ以降に微細化が進むと、配線抵抗の増加などから、配線構造を最適化する必要がある。

　新技術「ASIS」（Application-specific Interconnect Structure）では、LSIの要求性能に応じて絶縁膜・配線材料を決定し、セル内外の配線構造の最適化などを行う。同技術をLSIに適用したところ、ハイエンドMPUと低消費電力LSIでは、信号伝播遅延時間を短くする配線膜厚が異なることなどが分かった。今後、早期の市場投入を目指して開発を続ける。

印刷する