ニュース
» 2006年10月12日 09時14分 UPDATE

Intel、AMD、IBM、Sunなど、次世代プロセッサのロードマップ明らかに (1/2)

現地10日から開催の「Microprocessor Forum」でプロセッサベンダー各社は、ロードマップを披露する。各社の戦略はいかに。

[Jeffrey Burt,eWEEK]
eWEEK

 近い将来登場すると考えられる次世代マイクロプロセッサの概要が、明らかにされようとしている。

 10月10日から、カリフォルニア州サンノゼで「Microprocessor Forum」が開催される。同フォーラムにはAdvanced Micro DevicesやIBM、富士通、Sun Microsystemsなどが出展し、2007年にリリースする予定の次世代プロセッサを発表することになっている。

 カリフォルニア州ヘイワードに拠点を置くPund-IT Researchのアナリスト、チャールズ・キング氏は、すべての目標を滞りなく達成するには、チップの消費電力を現行プロセッサと同等のレベルに抑えながら、パフォーマンスを向上させることが必要だと述べた。

 「次世代チップの開発においては、プロセッサのパフォーマンスを大幅に強化すると同時に、消費電力を極力低くすることが主題となっている。こうした方向性には、マーケットも共感を示している。すなわち、パフォーマンスの継続的かつ飛躍的な向上は絶対に欠かせないが、電力使用コストも高くなるのでは意味がない、と考える傾向が強くなっているのだ」(キング氏)

 ニューヨーク州アーモンクに本社のあるIBMは、2007年半ばに新たな「Power6」プロセッサを発売する予定だが、相変わらず詳細情報を一気に明かすつもりはないようだ。直近では、2月に開催された「International Solid-State Circuits Conference」で、新プロセッサの周波数は「Power5」の2倍の4G〜5GHzになるが、消費電力は変わらないという情報を始め、数多くの発表が行われた。

 IBMでPower5担当フェロー兼主任エンジニアを務めるブラッド・マクレディー氏は、Microprocessor Forumで講演を行った際に、同社のエンジニアが実施しているテストでは、目標とする周波数を実現しつつあるものの、出荷時のレベルを決定するまでには至っていない。その代わりに柔軟性および信頼性などの側面や、システム消費電力管理機能の強化に力を入れていると述べたが、新チップの速度に関してはこれ以上詳しいことは話せないとした。

 カンファレンス開催前にeWEEKのインタビューに応じたマクレディー氏は、「われわれの顧客は、チップの周波数自体はそれほど問題ではないと口をそろえている。重要なのは、パフォーマンスの向上なのだ。(中略)彼らは、ハードウェアによって利用中のアプリケーションのパフォーマンスを向上させることに、大きな関心を寄せている」と話した。

 Power6は、IBMが現在採用している90ナノメートルプロセスではなく、65ナノメートルプロセスで製造される。周波数は先行モデルの2倍になるが、命令パイプラインの深さは変わらないという。ほとんどのチップメーカーは、命令パイプラインを高度化することでチップの速度を上げる場合が多い。これはすなわち、Power6においては、パフォーマンス低下の原因となる命令のコンピュータ処理に余計な時間を割かずに、プロセッサの速度を向上できることを意味する。

 さらにIBMは、Power6に十進浮動小数点演算アクセラレータを組み込み、十進法を用いるアプリケーションのパフォーマンスを強化することにも成功した。マクレディー氏によれば、こうした処理は通常、ソフトウェアを介して行うのだという。

 しかし、「ソフトウェアを介して何らかの処理をするとなると、大量の命令およびサイクルが必要」(マクレディー氏)になり、結果的にアプリケーションパフォーマンスが低下してしまう。通信料金課金ソフトウェアを使ってテストしてみたところ、アプリケーションパフォーマンスは実に7倍におよんだと、同氏は述べている。

 信頼性の向上という観点からは、プロセッサによるすべての演算処理を精査し、エラーがあれば自動的に再計算する機能が搭載されている。チップは、再計算の終了後に演算処理を続行し、エラーが続く場合はワークロードをほかのCPUに移動させる。

 Power6は柔軟性の面でも改良が施されており、規模の大小に関係なく広範なシステムで動作できる。人気の高いIBMの「Systems i/p/z」などのサーバラインに、共通のプロセッサアーキテクチャを採用していくという同社の「eCLipz」計画も、こうした柔軟性があってこそ成立するものだ。マクレディー氏の説明によれば、65ナノメートルプロセスを採用することで、このような高いエネルギー効率が実現されるのだという。また新たなチップは、アプリケーションのニーズに応じて電圧を調節でき、高いスケーラビリティを備えていると、マクレディー氏は話した。

 そのほかPower6には、マルチプルメモリコントローラ、対照型マルチプロセッサ(SMP)バス、レベル3キャッシュ設定機能などが搭載されている。広帯域メモリやファブリックI/Oといった新要素も、同プロセッサの可用性向上に一役買っている。

 「チップの性能を強化する一方で、サーバ製品ラインは縮小することが可能になる」(マクレディー氏)

 仮想化に関しては、Power6は最大1024個のパーティションをサポートし、メモリの仮想パーティション化機能にも対応しているという。

 Pund-ITのアナリストであるキング氏は、IBMが進めているPower6戦略は正しい方向へ向かっているようだと評価した。

 同氏は、「消費電力枠を増大させずにパフォーマンスの倍増を実現したことは、驚くべき成果だと言える」と話し、ハードウェアへの浮動小数点演算機能の実装など、その他の新機能も注目に値すると述べている。「単に速度が向上したというだけではない。これまでは不可能だった作業を可能にする、優れたプロセッサだ」(キング氏)

 Power6の機能性が高評価を得ているIBMと比べ、「Itanium 2」プロセッサの改良にかかりきりのIntelは後れを取っている。カリフォルニア州サンタクララに本拠を置くIntelは、同社初のデュアルコアチップ「Montecito」を今年になってリリースし、一部の支持者からPower5と同等の機能を備えるアーキテクチャが登場したと称賛された。だがキング氏は、Power6が投入されれば、「Montecitoが有する利点の魅力は薄れる」と話している。

4コアをめぐる戦い

 一方、カリフォルニア州サニーベールのAMDは、「Barcelona」のコードネームを持つ最新の4コア「Opteron」プロセッサをアピールするのに余念がない。同プロセッサは、2007年前半に発表される予定だ。AMDの技術スタッフの中心的メンバーであるベン・サンダー氏によると、同社はSSEエンジンを64ビットから128ビットに拡張して、命令やデータを送信する際のボトルネックを解消し、高パフォーマンスなワークロード処理の実現を図っているという。

       1|2 次のページへ

Editorial items that were originally published in the U.S. Edition of “eWEEK” are the copyrighted property of Ziff Davis Enterprise Inc. Copyright (c) 2011. All Rights Reserved.

Loading

ピックアップコンテンツ

- PR -

注目のテーマ