実装面積4割減 シャープ、0.5ミリピッチの3次元SiP

[ITmedia]

　シャープは6月20日、複数の半導体パッケージを積層する3次元システムインパッケージ（3D-SiP）で、接続端子ピッチを0.5ミリにする技術を業界で初めて開発したと発表した。

　新技術を採用したデジタルカメラ用システムLSI 2製品を6月からサンプル出荷、7月から量産出荷する。DSP、フラッシュメモリ、SDRAMを1パッケージ化し、従来主流だった2パッケージ構成に比べ実装面積を約42％削減。デジタルカメラの小型化に貢献できる。