ほぼ64ビット化が完了したサーバ向けプロセッサ：IntelとAMDの64ビットプロセッサを整理する（3/3 ページ）

[元麻布春男，ITmedia]

Xeon MPの特徴

　一方、Xeon MPプロセッサにおけるEM64Tのサポートは、2005年3月に発表された2種類のXeon MPプロセッサからとなる。Xeon MPは、3次キャッシュを内蔵しており、その容量によってキャッシュなし（開発コード名Cranford）と4M／8Mバイト版（同Potomac）の2種類が提供される。どちらも64ビット拡張（64ビットの仮想アドレス空間サポート）をサポートしたほか、物理アドレスが40ビット（1Tバイト）へ拡張され（それまでは36ビット）、FSBも400MHzから667MHzへ引き上げられている。

　90nmプロセスで量産されるEM64T対応のXeon MPプロセッサと組み合わされるのは、E8500チップセットである。Trulandプラットフォームと呼ばれ、Cranford/Potomacに加え、次世代のデュアルコアプロセッサ（開発コード名PaxvilleおよびTulsa）にも使われる。余談だがIntelの開発コード名は、地名が用いられることが多いが、Twin Castleは地名ではなく、2本のFSBを持つことにちなんでいる。E8500は最大4ウェイ構成のサーバに対応するが、それぞれのFSBに2プロセッサずつを実装する。FSBを2つに分割することで、プロセッサ当たりの帯域が拡大するという性能上のメリットもあるが、2006年に登場するデュアルコアプロセッサ（Paxville）への対応という意味もあるものと考えられる。IntelのFSBにはAPICの制限により最大4個のプロセッサしか接続できないため、デュアルコアプロセッサでは最大2個の物理プロセッサしか接続できない。そのため、FSBを2つに分割することで、デュアルコアであっても、4プロセッサの搭載を可能にしたものと思われる。

　もう1つの特徴は、メモリの接続にIMI（Independent Memory Interface）と呼ばれるポイント・トゥ・ポイント接続のインタフェースを利用することだ。E8500では4本持つIMIの先にXMB（eXternal Memory Bridge）と呼ばれるメモリコントローラーチップを接続する。XMBチップはデュアルチャネルのDDR（266MHzもしくは333MHz）あるいはDDR2-400インタフェースを備えていることから、チップセットとしては合計8チャンネルのメモリインタフェースを備えていることになる。XMBにはDDR266の場合で32Gバイト、DDR333あるいはDDR2-400の場合は16Gバイトのメモリを搭載可能であり、4個合計で最大128GバイトがE8500チップセットの最大メモリ容量だ。また大容量を生かしてメモリのミラーリングもサポートしている。

　IMIの特徴の1つは、XMBとのインタフェースがプロセッサから見て、書き込みが2.67Gバイト/sec、読み出しが5.33Gバイト/secと非対称になっていることだ。この数字はポスティングライト用バッファなどを踏まえた上で、シミュレーションなどによって決められたもの、ということだ。だが、この帯域は次世代サーバ用メモリとして開発が進められているFB-DIMMのものと一致する。FB-DIMMのインタフェースもPCI Expressの物理層をベースにしたポイント・トゥ・ポイントインタフェースだとされていることから考えて、FB-DIMMインタフェースとIMIは極めて近い関係にあるものと思われる。

　Intelのサーバ用プロセッサは、Cranford／Potomacのリリースにより、DP版、MP版ともに64ビット対応が完了した。既存システム向けにEM64Tに対応しないプロセッサがまだ残っていると思われるが、2005年の第4四半期にはほぼ全量がEM64T対応品に切り替わる見込みだ。