最新記事一覧
「More than Moore」を進める技術の一つとされる先進パッケージングの開発が加速している。本稿では、Intel、TSMC、Samsung Electronicsのパッケージング技術動向を解説する。
()
AMDは、SOM（System on Module）製品「Kria」の新たなラインアップとなる「Kria K24 SOM（Kria K24）」とその評価キット「KD240ドライブスターターキット」を発表した。
()
Appleのプロセッサ「M2」シリーズが出そろった。今回は、そのM2シリーズの解析結果から、Appleのチップ開発戦略をひもといてみよう。
()
TSMCが、同社の3D実装技術「3DFabric」に対応する先進パッケージング／テスト工場「Advanced Backend Fab 6」を開設した。300mmウエハー換算で年間100万枚以上の3DFabricプロセス処理能力を有し、年間1000万時間以上のテストサービスも提供可能だ。
()
特許ポートフォリオの構築は、成功への道として試行錯誤が繰り返されているが、確実な成功を保証するわけではない。まずその特許の数が1つの目安となるが、 企業が出願し取得する特許の品質は、同じくらい重要である。では、どの半導体メーカーが賢明な特許ポートフォリオを構築し、どの半導体メーカーが単に目的のために特許ポートフォリオを蓄積しているだろうか。
()
ザイリンクスが産業機器向けを中心とした同社の事業展開について説明。2021年4月に発表したAIカメラ向けSOM製品「Kria」が高い評価を得ており、新パッケージの採用で大幅な小型化を果たした「UltraScale+」製品群の展開も好調だ。ローカル5Gなどの活用で進みつつある工場の無線化に向けて、5GとTSNをつなぐIPの開発も進めているという。
()
今回から、シリコンダイを3次元積層する技術「SoIC（System on Integrated Chips）」を解説する。
()
半導体製造装置と材料の分野において、日本は非常に高いシェアを持っている。これはなぜなのか。欧米メーカーのシェアが高い分野と比較し、分析してみると、興味深い結果が得られた。
()
今回からは、高性能コンピューティング（HPC）向けパッケージング技術「CoWoS（Chip on Wafer on Substrate、コワース）」を解説する。
()
「InFO」技術を改良した2種類のパッケージのうち、ウエハー規模の巨大なパッケージング技術「InFO_SoW」を解説する。
()
今回から、さらに高い性能のコンピューティングに向けて「InFO」技術を改良した2種類のパッケージを解説する。
()
TSMCは現在、「N5」プロセスノード適用製品の生産を順調に拡大しているところだが、それをさらに進化させた「N4」ノードの量産を2021年中に開始する予定だと発表した。また、N4よりもさらなる技術的飛躍を実現するとみられる「N3」ノードについても、2022年後半には量産を開始する計画だという。
()
今回はInFOを高性能コンピューティング（HPC）向けに改良した「InFO_oS（InFO-on-Substrate）」を説明する。
()
TSMCが開発してきた先進パッケージング技術の最新動向を紹介する。始めは全体のトレンドを示す。
()
今回は、フロントエンド3Dとバックエンド3Dを解説する他、TSMCが「CSYS（Complementary Systems, SoCs and Chiplets integration、シーシス）」と呼ぶソリューションを紹介する。
()
Samsung Electronicsファウンドリー部門は、2021年10月6〜8日にオンラインで開催した「Samsung Foundry Forum 2021」で、半導体プロセスのロードマップと製造工場の拡張について詳細を明らかにした。Samsungは、次世代のトランジスタ技術の開発を最も積極的に進めており、TSMCやIntelに先駆けて量産を開始する計画だ。
()
今回から、2021年8月にオンラインで開催された「Hot Chips」の技術講座より、「TSMC packaging technologies for chiplets and 3D（チップレットと3次元集積に向けたTSMCのパッケージング技術）」の講演内容を紹介する。
()
エレクトロニクス／組み込み業界の動向をウオッチする連載。今回は、大きなトレンドになりつつあるSRAMの3D Stacking（3D実装）についてお届けする。
()
ムーアの法則はこれまで長年にわたり、「半導体チップのトランジスタ密度は、2年ごとに2倍になる」との見解を維持してきたが、3nmプロセスにおいて数々の問題が提示されるようになった。それでもTSMCは、引き続き楽観的な見方をしているようだ。
()
ザイリンクスは、高性能エッジコンピューティング向けに「Artix UltraScale+ FPGA」「Zynq UltraScale+ MPSoC」を発表した。TSMCのInFOパッケージ技術を採用し、従来よりも70％小型のフォームファクタで提供する。
()
エレクトロニクス／組み込み業界の動向をウオッチする連載。今回は、2021年2月にテレビ報道でも話題（？）となった「TSMCの日本進出の意図」についてお届けする。
()
今回は、「IEDM2020」から先端パッケージの講演をいくつか紹介する。そこで見えてきたのは、今後「ムーアの法則」のけん引役となるかもしれない「チップレット」技術と、その開発競争が進んでいるということだった。
()
今回は2018年10〜11月に発売されたAppleの2つの新製品「iPhone XR」と「iPad Pro」の中身を詳しく見ていこう。2機種の他、9月発売の「iPhone XS／同XS Max」とも比較しながら、最新の半導体トレンドを探っていこう。
()
TSMCは、7nmプロセスの量産を開始し、さらにEUV（極端紫外線）リソグラフィを導入したバージョンの生産を2019年前半にも開始する計画も発表した。さらに、同社は5nmノードに関する計画も明らかにした。
()
富士キメラ総研は、2017年4〜7月にかけてプリント配線板（PCB）やパッケージ、実装関連装置の市場を調査し、その結果をまとめた報告書を発表した。これらの市場のけん引役はスマートフォンで、特に高密度実装が求められるハイエンドスマートフォン向けに、新しいPCBやパッケージング技術が登場していて、今後、成長すると期待されている。
()
韓国のET Newsによると、Qualcommは7nmのSnapdragon SoC（System on Chip）の発注先をTSMCに切り替える。この報道が正しければ、Samsungの2018年のファウンドリ事業は多大な痛手を被る。7nmのSnapdragon SoCは、2017年末か2018年早々に発表されることが予想される。
()
今回はSamsung Electronicsの最新スマートフォン「Galaxy S8＋」に搭載されているプロセッサ「Exynos8895」を中心に、Galaxy Sシリーズ搭載プロセッサの進化の変遷を見ていく。そこには、ムーアの法則の健在ぶりが垣間見えた。
()
前回に引き続き、ウエハーレベルのファンアウトパッケージング技術「FOWLP（Fan Out Wafer Level Packaging）」を取り上げる。今回はTSMCなど各社のFOWLPによるパッケージ開発事例を見ていく。
()
2012年ごろから、主に高性能コンピューティング（HPC）分野では「CoWoS（Chip on Wafer on Substrate）」の製品化が進んだ。その最大の特長であるシリコンインターポーザは優れた技術なのだが、コストが高いのが難点だった。そのため、CoWosの低コスト版ともいえる2.nD（2.n次元）のパッケージング技術の提案が相次いだ。
()
TSMCが開発した2.5次元のパッケージング技術「CoWoS（Chip on Wafer on Substrate）」と「InFO（Integrated Fan-Out wafer level packaging）」を解説する。CoWoSでは、「シリコンインターポーザ」の導入により、樹脂基板では困難な微細配線が可能になった。InFOは、樹脂基板とバンプを省いたことで、低コストで高密度な再配線構造を形成できるようになり、パッケージの小型化と薄型化を実現した。
()
イーサネットスイッチ市場で圧倒的優位を誇るBroadcom。そのBroadcomに挑むのが、台湾MediaTekからスピンアウトしたNephosだ。
()
「MWC 2017」で、スマートフォン向けアプリケーションプロセッサを手掛けるQualcommやSamsung Electronics、MediaTekといった主要サプライヤーの最新製品を見ていると、Appleの次期「iPhone」に搭載される可能性が高い技術が見えてくる。
()
SCREENセミコンダクターソリューションズは、半導体後工程のFOPLP（Fan-Out Panel Level Package）向けに、解像度2μmを実現した直接描画露光装置「DW-3000 for PLP」を開発、2017年1月より販売を始める。
()
ディスコは、「SEMICON Japan 2016」（2016年12月14〜16日／東京ビッグサイト）で、TSMCの「InFO」で注目を集めるFOWLP（Fan-Out Wafer Level Package）の生産ニーズに応えるべく、大判パッケージ基板に対応したダイシングソー「DFD6310」などを展示する。
()
台湾半導体産業協会の専門家は、今後ムーアの法則は、「半導体の集積率の向上」というよりも、より実質的な意味を持つようになると指摘する。3次元構造やTSMCの「InFO」のようなパッケージング技術によって性能の向上を図っていくというものである。
()
TSMCは、Appleの「iPhone」向けプロセッサ「A10」および「A11」（仮称）の製造を、ほぼ独占的に製造することになるとみられている。もう1つのサプライヤーであるSamsung Electronics（サムスン電子）に対する優位性をもたらしたのは、独自のパッケージング技術「InFO」だという。
()
Samsung Electronicsの2016年第3四半期の業績は、スマートフォンの事業は大幅に悪化したものの、好調な半導体事業がそれを補う形となった。
()
2016年9月に発売されたAppleの新型スマートフォン「iPhone 7」。一部では、あまり目新しい新機能が搭載されておらず「新鮮味に欠ける」との評価を受けているが、分解して中身をみると、これまでのiPhoneから“大変身”を果たしているのだ。今回は、これまでのiPhoneとiPhone 7の中身を比較しつつ、どうして“大変身”が成されたのかを考察していこう。
()
TSMCは米国カリフォルニア州サンノゼで開催されたイベントで、7nm FinFETプロセス技術について言及した。3次元（3D）パッケージングオプションを強化して、数カ月後に提供を開始する計画だという。
()
FinFETの微細化が進む一方で、FD-SOI（完全空乏型シリコン・オン・インシュレーター）にも注目が集まっている。専門家によれば、2025年までは28nm FinFETプロセスが優勢だとするが、それ以降はFD-SOIが伸びる可能性もある。
()
ベルギーで開催された「IMEC Technology Forum（ITF） 2016」では、2.5D（2.5次元）のチップ積層技術や、FinFETのサイズの物理的な限界についても触れられた。
()
iPhone 5sと同じデザイン・サイズで、iPhone 6s相当のスペックとなった「iPhone SE」。中身はどうなっているのか分解してみた。
()
1つのダイに複数機能を実装するSoC（System on Chip）化の波は高まるばかりです。アーキテクトはダイ間接続とマルチダイパッケージングの動向に注意を払い、コストや消費電力、将来性までも視野に入れた選択をしなければなりません。
()
複数のアナリストによると、Appleが14/16nmプロセス適用チップの調達先を分散する可能性があるという。Appleの次世代プロセッサ「A10（仮称）」の製造委託先は、TSMCとSamsung Electronicsに分散される可能性が高く、少なくともTSMCが独占的に製造するということは、なさそうだ。
()
「iPhone 6s」「iPhone 6s Plus」が発表されたばかりの時期だが、台湾のニュースサイトは、「iPhone 7（仮称）」向けプロセッサの製造をTSMCが全て請け負う予定だと報じた。
()
I/O関連のトラブルやカーネルパニックなどの原因にハードウェアがかかわっているのは多々あることだ。しかし、実際にそのような状況に直面した場合、どのように原因を探れば良いだろうか。今回から2回に分けて、PDに必要なハードウェア関連情報の収集方法について解説しよう。
()