Intel、65ナノメートル半導体では「省電力」に力点

　Intelの65ナノメートルプロセス技術は、90ナノメートル（nm）プロセスとあまり大きな違いはないため、2005年に行われる90nmから65nmプロセスへの移行はこれまでよりもスムーズになるはずだと、Intelの製造部門幹部は先週のブリーフィングで明らかにした。

　同社は65nmプロセス技術でも引き続き歪みシリコンとlow-k（低誘電率）誘電体を採用するが、新たに8層目の金属配線層を追加し、また一部の65nmチップに消費電力を抑える「スリープトランジスタ」を導入すると、Intelの上級フェローでプロセスアーキテクチャ・インテグレーション担当ディレクター、マーク・ボーア氏は説明する。

　半導体業界では2～3年おきに、チップの回路の幅を縮小し、シリコンダイに集積するトランジスタの数を増やしている。ほとんどの企業は既に、今年90nmチップを投入している。1nmは10億分の1メートルで、90nmはチップの回路幅の平均を表している。

　プロセス技術の縮小は、複雑なチップの構造を縮小し、前の世代の製品と同じだけの信頼性を持たせるという骨の折れる作業だ。90nmプロセスでは、旧世代よりもリーク電流が大きな問題となり、一部の企業はこのプロセスへの移行に苦労していた。

　「当社は電力への取り組みに熱を入れている。（65nmでは）電力を削減するための技術とアイデアにこれまで以上に力点を置いている」（ボーア氏）

　Intelは、65nmチップでも90nmチップの製造に使ったのと同じ歪みシリコン技術を採用しているが、この技術の特定の面を強化したとボーア氏。ただし、同氏は具体的にどのような強化を行ったかは明かそうとしなかった。

　歪みシリコンは、シリコン原子と反応して、電子の移動経路を広げる、または縮める物質をシリコントランジスタか回路基板に適用する技術。これはドライブ電流の量を増やして、トランジスタのパフォーマンスを向上させる効果を持つ。

　このパフォーマンスの向上により、Intelはチップを旧世代よりも高速化するか、速度はそのままで消費電力を少なくするか選べることになる。ボーア氏によると同社は、ドライブ電流を増やしつつも、リーク電流を90nmトランジスタと同等に抑えた65nmトランジスタの製造に成功したという。

　また金属配線層を増やすことで、パフォーマンスと集積度が高まると同氏は説明する。半導体メーカーがチップに集積するトランジスタを増やすほど、トランジスタが相互連係できるようにするための配線層を増やす必要がある。

　Intelは、こうした配線層の絶縁に、90nmプロセスで使われていたcarbon-doped low-k誘電体を改良したバージョンを使っている。ボーア氏はここでも、誘電体の素材をどのように改良したのかを具体的に明かすことを避けたが、この誘電体素材は電流リークと配線間の静電容量を減らす役に立つという。

　静電容量は回路の要素がどれだけの電力を蓄えられるかを測るものだ。回路で使われる構成要素の静電容量を抑えることで、Intelは消費電力を削減できる。

　Intelはまた、トランジスタゲートの静電容量も削減した。65nmチップのゲート長は35nm。ゲート長が短くなれば、ゲートが引き留められる電気の量は減るが、そこからリークする電流も多くなる。このためIntelは、ドライブ電流の増加によってリークが増えるのを防ぐため、ゲートの厚さを90nm世代と同じ1.2nmにしている。

　Intelは、65nmプロセスで試作したSRAMセルに、スリープトランジスタを導入した。スリープトランジスタは、Intelや他社がモバイルプロセッサで採用している、作業負荷に応じて消費電力を抑える省電力技術と同じように機能する。

　ボーア氏の説明によると、SRAMセルは一度にセルのすべての部分にアクセスする必要はない。使っていないトランジスタをスリープさせる、つまり使っていないセルへの電流をカットすることで、電流のリークと消費を削減できると同氏は説明する。

　Intelは既に、これまでに説明したすべての機能を採用した、完全に機能する70メガビットSRAMチップを製造していると同氏。

　同社は65nm世代に関して、どのようなプロセッサがデビューするかを明らかにしていない。同社初の90nmプロセッサであるPrescottコアのPentium 4は、2004年2月に立ち上げられ、PCメーカー向けの出荷は2003年末に始まった。初の65nmプロセッサも同じパターンになる可能性が高いが、Intelはその可能性についてコメントを避けている。

関連記事

• 

  Intel、65nmプロセス実現へ20億ドル追加投資