最新記事一覧
マイクロンテクノロジーは、1βプロセスを採用した、16GビットのDDR5 DRAMを発表した。転送速度は4800〜7200MT/秒で、AIの学習や推論、生成AI、IMDBデータ分析などのアプリケーションの稼働を高いパフォーマンスで実行できる。
()
うっかり見逃していたけれど、ちょっと気になる――そんなニュースを週末に“一気読み”する連載。今回は、10月8日週を中心に公開された主なニュースを一気にチェックしましょう！
()
米国EE Timesは、imecの年次イベントにてRapidus社長の小池淳義氏に単独インタビューを行った。Rapidusは、「枚葉式の処理」により超短TATで製品を顧客に提供することを狙う。これは、小池氏にとっては“2度目のチャンス”になる。さらに、Rapidusの成功をアナリストがどう見ているかも、紹介する。
()
Micron Technologyは、近年、最先端DRAM技術の発展をリードしてきたメーカーの1社だ。同社の1β（ベータ）ノードのDRAM技術もその流れを維持するものだが、2023年にはDRAM価格の下落が予測される中、他の大手メーカーも、追い上げてきている。
()
新興メモリが、新たな局面を迎えている。しかし、これまでの数年間に、同分野の成長に貢献するような知名度の高い相変化メモリ（PCM）は現れていない。【訂正あり】
()
日本原子力研究開発機構（原子力機構）と東北大学、福井工業高等専門学校（福井高専）の研究グループは、高輝度放射光を用いてシリコン（Si）酸化膜の成長過程を観察し、Si酸化膜反応に電子や正孔といったキャリアが関与していることを発見した。
()
半導体メモリの国際学会「International Memory Workshop2022（以下IMW2022）」から、筆者が注目した2つの論文を紹介する。Micron Technologyとキオクシアの論文で、いずれも3D NAND型フラッシュメモリに関する発表である。
()
Applied Materialsの3D GAA（3次元Gate-All-Around）トランジスタ技術とEUV（極端紫外線）リソグラフィソリューションの最新ポートフォリオは、ムーアの法則による2D（2次元）スケーリングの限界に対処するために設計された。EUVによる2Dスケーリングの拡張を熱望する半導体メーカーのために電力効率と性能、面積、コスト、市場投入までの期間（PPACt：Power efficiency, Performance, Area, Cost, and time to market）を改善することを目指している。
()
今回は、「電子デバイス界面テクノロジー研究会」の歴史と、同研究会が行った、半導体を研究している学生48人へのアンケート結果を紹介する。アンケート結果は、非常に興味深いものとなった。
()
エレクトロニクス／組み込み業界の動向をウオッチする連載。今回は、2021年10月の動向から「IARのCEO解任」と「FD-SOIの今後」についてお届けする。
()
NEDOと経済産業省、AIST、TIAの4者が「先端半導体製造技術つくば拠点オープニングシンポジウム」を開催。「ポスト5G情報通信システム基盤強化研究開発事業」の中で進められる「先端半導体製造技術の開発」のキックオフに当たるイベントで、2nm世代以降のロジックICを対象とした前工程プロジェクトと、3D ICを対象とした後工程プロジェクトについての説明が行われた。
()
「半導体の微細化はもう限界ではないか？」と言われ始めて久しい。だが、相変わらず微細化は続いており、専門家たちの予測を超えて、加速している気配すらある。筆者は「ムーアの法則」も微細化も終わらないと考えている。なぜか――。それは、“人間の欲望”が、ムーアの法則を推し進める原動力となっているからだ。【修正あり】
()
後編となる今回は、「シーケンシャル（Sequential）CFET」の具体的な試作例を紹介する。
()
インテル日本法人が、米国本社が2021年7月26日（現地時間）にオンライン配信したWebキャスト「Intel Accelerated」で発表した先端半導体製造プロセスやパッケージング技術について説明した。
()
2021年6月13〜19日に開催されるLSI関連の国際学会「VLSIシンポジウム2021」。「VLSI Circuitsシンポジウム」の注目論文を紹介する。これらの注目論文は、VLSIシンポジウム委員会が2021年4月に行った記者会見で紹介したものとなっている。
()
今回は、VLSIシンポジウムを構成する「VLSI Technologyシンポジウム」の注目論文を紹介する。なお、これらの注目論文は、VLSIシンポジウム委員会が2021年4月に行った記者会見で紹介されたものだ。
()
「IEDM2020」から、imecでTechnology Solutions and Enablement担当バイスプレジデントをつとめるMyung‐Hee Na氏の講演内容を紹介する。CMOSを3nm以下に微細化するための要素技術を解説する講演だ。
()
エレクトロニクス／組み込み業界の動向をウオッチする連載。今回は、この1〜2カ月で目立った話題として、Fabやメモリベンダーの相次ぐ生産能力拡充の話についてお届けする。
()
()
日本と台湾の国際共同研究グループは、2nm世代に向けた積層型Si／Ge異種チャネル相補型電界効果トランジスタ「hCFET」を開発した。
()
Apple Silicon連載、ついに最新プロセッサ「A14」に追いつく。
()
初のオンライン開催となった「VLSIシンポジウム 2020」から、スケーリング、EUV、3D ICの3つについて最新動向を紹介する。
()
オンラインで開催された半導体デバイス／回路技術に関する国際会議「VLISシンポジウム 2020」（2020年6月15〜18日／ハワイ時間）で、IBM Researchの研究グループは先端CMOSにエアスペーサーを導入する技術を発表した。
()
新型コロナウイルス（COVID-19）などの感染症を打ち負かす上で重要な役割を担っている技術の中でも、特にIoT（モノのインターネット）は、人類の“技術兵器”の重要な一部だといえる。例えば、コスト削減や、自動や遠隔での介護や診断、新たに利用可能になった患者データなどは、IoTがヘルスケア分野にもたらしたさまざまな変革の中のほんの数例として挙げられる。
()
EUV（極端紫外線）リソグラフィの開発プロセスは、長期にわたって難しい道のりを進んできた。EUV開発については、EUVの新しいパターニング性能を採用するかしないかによって、半導体チップ製造プロセスが将来的にどのような技術になるのかを、一歩引いた所から検討する必要があるのではないだろうか。
()
Intelが10nmプロセスによる量産製造を開始した。一方、AMDはすでにTSMCによる7nmプロセスで製造を行っている。「Intelは遅れているのではないか？」とも言われているが、実際のところはどうなのだろうか？ プロセスの数字の秘密を解説する。
()
エレクトロニクス／組み込み業界の動向をウオッチする連載。今回は、2019年8月の業界動向の振り返りとして、GLOBALFOUNDRIESによるTSMCおよび顧客企業への訴訟とその背景を考察する。
()
2019年のVLSIシンポジウム（以下、VLSI）が6月9〜14日に、京都のリーガロイヤルホテルで開催された。今後の半導体業界の進む方向性を伺える内容が多かったのでレポートする。
()
2018年、2019年のメモリの学会「International Memory Workshop」（IMW）に参加し、見えてきた新メモリの動向を紹介したい。
()
Samsung Electronicsは「ISSCC 2018」で、SRAMに適用するEUV（極端紫外線）技術に自信を見せた。一方のIntelは、EUVには相当慎重になっている。
()
台湾の半導体ファウンドリーUMCが、2018年度の設備投資費を大幅に削減する。激しい競争が続く28nmプロセスでの売り上げが伸び悩んだことが要因だ。
()
12月6日午前のセッションから、注目講演を紹介する。メモリセルと論理演算を統合することで脳神経回路を模倣する研究の成果や、10nm／7nm世代のCMOSロジック量産技術についての発表が行われる。
()
誘電体材料を考えるときの共通の性質が「分極（polarization）」である。今回は、外界電圧と分極の関係性と、分極のメカニズムを解説する。
()
Intelから開発コードネーム「Kaby Lake」こと第7世代Coreプロセッサーの追加ラインアップが発表された。その概要とラインアップのポイントを解説する。
()
ルネサス エレクトロニクスが、フィン構造を採用したSG（Split-Gate型）-MONOSフラッシュメモリセルの開発に成功したと発表した。フィン構造としたことで、FinFETなど先端のロジックプロセスとの親和性が高くなり、次世代の16nm／14nm世代マイコンに混載できるようになる。
()
Synopsysの講演では、5nm世代のトランジスタのシミュレーション評価結果が報告された。この結果からはFinFETの限界が明確に見えてくる。5nm世代に限らず、プロセスの微細化が進むと特に深刻になってくるのが、トランジスタ性能のばらつきだ。
()
TSMCは米国カリフォルニア州サンノゼで開催されたイベントで、7nm FinFETプロセス技術について言及した。3次元（3D）パッケージングオプションを強化して、数カ月後に提供を開始する計画だという。
()
FinFETの微細化が進む一方で、FD-SOI（完全空乏型シリコン・オン・インシュレーター）にも注目が集まっている。専門家によれば、2025年までは28nm FinFETプロセスが優勢だとするが、それ以降はFD-SOIが伸びる可能性もある。
()
GLOBALFOUNDRIESは、22nmプロセスを用いたFD-SOIのプラットフォーム「22FDX」の後継プラットフォームを開発中だという。とはいえ、最先端ICの世界では、FinFETが主流だ。GLOBALFOUNDRIESは、アナログ／RF回路ではFinFETよりもFD-SOIが適していると、FinFETに比べた時の利点を主張する。
()
米国ハワイで2016年6月13〜16日に開催される「VLSI Symposia on VLSI Technology and Circuits（以下、VLSIシンポジウム）」は、最先端の半導体デバイス／回路技術が一堂に会する国際会議だ。VLSIシンポジウムを実行するVLSIシンポジウム委員会は4月20日、都内で記者説明会を開催し、同イベントの概要と注目論文を紹介した。
()
「ISPD 2016」においてIntelは、10nmプロセス以降もCMOSに注力する考えであることを明らかにした。同社はそこで、ムーアの法則は微細化そのものというわけではなく、より多くのダイをウエハー上に形成することで利益を確保することだと、述べている。
()
三重富士通セミコンダクター（MIFS）は、ファウンドリ専業会社として2014年末に誕生し、1年余りが経過した。2016年始めより40nmプロセス技術に対応した製造ラインが本格的に稼働する。2016年はファウンドリ専門会社として真価が問われる一年となる。取締役執行役員常務を務める河野通有氏が、40nm製造ラインを軸とした今後の事業戦略などについて語った。
()
2015年12月8日に開催されるセッション22のテーマは「スティープスロープ・トランジスタ」だ。このトランジスタの実現手法に関する研究成果がIntelなどから発表される。同日夜のパネルディスカッションでは、オンチップの相互接続技術や、CMOS技術が直面している課題について議論が行われる予定だ。
()
2015年10月に開催される「SEMICON Europa 2015」に、ドイツのメモリ新興企業であるFerroelectric Memory Company（FMC）が出展する。FMCは、2009年に破産申請したドイツのQimonda（キマンダ）の研究をベースにしていて、現在、ドレスデン工科大学からスピンオフするための手続きを行っているという。
()
GLOBALFOUNDRIESは、2016年から22nm FD-SOI（完全空乏型シリコン・オン・インシュレータ）の生産を始めると発表した。2018年ごろには300mmウエハー換算で年間30万枚前後の規模で量産を行う計画で、14nm世代、10nm世代への微細化も検討する方針。
()
IBM Researchが、EUV（極端紫外線）リソグラフィとSiGe（シリコンゲルマニウム）チャネルを使用した7nmプロセス試作チップを発表した。IBM Researchはここ最近、最先端プロセスの研究開発成果の発表に力を入れていて、7nmプロセスの技術開発に自信を示してきたIntelに迫る勢いを見せている。
()
最近になって、1Xnm世代のプロセスを適用したプレーナ（平面）型のNAND型フラッシュメモリが市場に投入され始めた。だが、プレーナ型NANDフラッシュの微細化は限界だといわれている。各社の1Xnm世代NANDフラッシュを見ながら、微細化技術について考察してみたい。
()
今回は、メモリ分野、先端CMOS分野、非シリコン分野における採択論文の概要を紹介する。抵抗変化メモリ（ReRAM）や3次元縦型構造の相変化メモリ（PCM）に関する論文の他、GaNやSiGe、InGaAsなど、次世代の高移動度の化合物半導体を用いたトランジスタに関する技術論文の概要が紹介された。
()
1965年、IntelのGordon Moore（ゴードン・ムーア）氏が雑誌に掲載したトランジスタに関する予見は、「ムーアの法則」として半導体技術の発展の大きな原動力となった。ムーアの法則によってトランジスタがどれほど進化してきたのか。50年を振り返ってみる。
()