「20コア、30コア、あるいはそれ以上のマルチコアも」――Intelの未来予想図

米Intelのシニアフェローでコーポレートテクノロジ統括本部長を務めるジャスティン・R・ラトナー氏が来日。今後の研究の方向性について語った。

» 2005年11月09日 13時28分 公開
[ITmedia]

 「インテルは今年デュアルコア製品の出荷を開始したが、今後の半年で、Intelプロセッサ製品すべてがデュアルコア化されるだろう」――米Intelのシニアフェローでコーポレートテクノロジ統括本部長を務めるジャスティン・R・ラトナー氏は、11月8日に行われた説明会の席でこのように語った。

 ラトナー氏は「5〜10年後には10コアや20コア、30コア、あるいはそれ以上のメニーコアプロセッサを提供できるよう、研究開発に取り組んでいる」(ラトナー氏)と述べた。

 そこで重要な役割を担うテクノロジの1つが、「トランザクショナルメモリ」だ。複数のスレッドを実行する際、データの競合やエラーなどを防ぐために排他処理を行う現行の方式に代わり、複数のコアでメモリを共有し、同時に複数のメモリロケーションの書き換えを行う仕組みで、処理能力の向上と設計の簡素化を実現するという。各コアのキャッシュからあふれたデータを格納し、再演算させるバーチャル・トランザクショナルメモリの仕組みを取り入れることで、より効率的な処理が実現できるとした。

 また、単純に「32コアなら性能は32倍」という具合にはいかず、コア数に比例してパフォーマンスが向上するわけではない。アプリケーションが動作する実環境でスケーラビリティを確保していくため、シングルスレッド向けに最適化されたコアとマルチスレッド向けに最適化されたコアを混在させるようなアーキテクチャの改善も必要になるとラトナー氏は説明している。

 ラトナー氏は合わせて、前提となる製造技術については、「2006年第3四半期には製品の50%以上が65nmプロセスで作られる」と述べたほか、シリコン・フォトにクスや信号伝送技術、ユーザーの位置情報に加え行動までを把握できるセンサープラットフォームの開発などについても研究を進めているとした。

Copyright © ITmedia, Inc. All Rights Reserved.

注目のテーマ