AMD、2007年に4コアのOpteronを導入

AMDが2007年に導入する4コアのOpteronは、新しいHypertransport技術で各コアを接続し、DDR3メモリをサポートする。（IDG）

[IDG Japan]

　米AMDは11月15日、向こう数年間の技術的方向性について説明会を行い、4コアサーバプロセッサのロードマップを披露した。

　カリフォルニア州サニーベールの本社で開かれたアナリストデーには、AMD副社長兼CTOのフィル・ヘスター氏ら幹部が出席。ヘスター氏は、OpteronとAthlon 64プロセッサで使われているコアに似た新しいコアデザインを、2007年に導入すると明らかにした。

　同氏によればこの新プロセッサは、新バージョンのHypertransport相互接続技術で接続した4つのコアを搭載し、DDR3メモリをサポートする。

　サーバ版の同プロセッサではAMDのプロセッサに3次キャッシュメモリが加わり、サーバ設計者は16および32プロセッサのシステムを構築できるようになるとヘスター氏。これまでAMD顧客が構築できるのは、マルチプロセッササーバ内部のキャッシュメモリリクエスト調整に関する問題が原因で、8プロセッサのOpteronサーバに限定されていた。キャッシュメモリは、チップ上でよく使うデータをCPUの近くに保存して、メモリに保存したデータよりも高速にアクセスできるようにするもの。

　AMDは2006年にOpteronとAthlon 64プロセッサでは比較的緩やかな変更を予定している。2006年半ばに新プロセッサを投入してDDR2メモリのサポートを追加する。このプロセッサには、現在OpteronとAthlon 64で使っているソケットとは違うピン構造を使った新しいソケット技術を採用する。