ニュース
» 2007年02月13日 13時40分 UPDATE

ISSCC 2007 Report:Intel、「テラスケール」コンピューティングの時代を先導 (1/2)

サンフランシスコのISSCCで、Intelは80コアプロセッサのデザインの詳細をはじめとする、同社の「テラスケール」コンピューティングの技術を垣間見せた。

[Scott Ferguson,eWEEK]
eWEEK

 準備はいいだろうか? いわゆる「テラスケール」コンピューティングの時代が始まろうとしている。

 2月11日に開幕したサンフランシスコのISSCC(Integrated Solid-State Circuits Conference)で、Intelは80コアプロセッサのデザインの詳細をはじめとする、同社のテラスケールコンピューティングの技術を垣間見せた。

 「テラスケールコンピューティングがやってくる。われわれは、スパコン並みの機能をPCやサーバ、ハンドヘルド携帯機器にもたらそうとしている」と話すのは、Intelでテラスケールコンピューティング・リサーチ・プログラムを担当するディレクター、ジェリー・バウティスタ氏。

 ISSCC期間中、Intelの研究者たちは、9つの研究論文を発表する。そのうちの1つは、消費電力はわずか62ワットに抑えながらも、1秒間に1兆回の浮動小数点数演算を実行できるテラフロップス(TFlops)の処理能力を持ったプロセッサの開発に関するものだ。

 Intelでは、80コアのプロセッサは、市場に出ることのない概念実証のためのデザインではなく、それ以上のものだとし、10年から15年以内には一部の素子やデザイン仕様が実際のプロセッサに組み込まれて登場する可能性があるとしている。

マルチコア化を加速するIntel

 Intelは、2010年までに10以上のコアを搭載したプロセッサを提供しようとしていることを既に明らかにしている。同社は2006年11月、デュアルコアの1.5倍の性能を叩き出すサーバおよびワークステーション向けのクアッドコアプロセッサを提供し、マルチコア化の道を歩み始めている。

 今月、同社は45ナノメーターの製造プロセスを実現する手法を開発したことも明らかにした。それにより、それぞれのコアにさらに多くのトランジスタを集積させることができ、性能を高めたり、サイズを小さくすることができるようになる。

 Intelの研究者らは、こうしたマルチコアプロセッサがゲームやバーチャル旅行、e-ラーニング、メディア管理、そしてデータマイニングのようなエンタープライズアプリケーションで使われるようになると予測する。しかしながら、現在書かれているアプリケーションのほとんどがマルチスレッドの利点を生かすようになっていないことから、一部のアナリストらはマルチコアの崇高な将来性に懐疑的だ。

 「4コアで何をすべきか理解することさえ難しい」と話すのは、Endpoint Technologiesのアナリスト、ロジャー・ケイ氏。

 こうしたマルチコア処理に対する指摘に対して、Intelは、社内はもちろん、ISVらがマルチコアのパワーを生かすアプリケーションの開発を進めているのをはじめ、100の異なる研究プロジェクトが進行していると話した。

 現行のデュアルコアやクアッドコアのプロセッサで使われているコアとは違い、TFlopsの性能を叩き出すプロセッサで使われるコアは、さらに簡素化された、汎用のインテルアーキテクチャとなる。このため、幾つかのコアで特別な機能、例えば、並列的に仕事をこなすことによって性能を高めるといったことが可能となる。

 また、コアはより小さく、そしてクロック数も落とせるので、最高性能は維持しながらプロセッサとしての消費電力を引き下げることができる。

「タイル」デザイン

 こうしたことを達成すべく、Intelの研究者らは、「タイル」構造をデザインした。このデザインは、プロセッサ全体にタイルのようにコアを複製していくものだ。80コアプロセッサの場合、1億個のトランジスタが80のタイルコアとして拡張される。

 これまでIntelの研究者らは、研究結果によると最終的には10億のトランジスタを1つのシリコン上に載せることができるとしてきた。Intelのスポークスマンは、80コアのプロセッサに言及し、「研究者らは、工場で製造できるプロダクションサンプルを念頭に置いている。例えば、80コアが選ばれた特別な理由はない。半ば、何が利用可能なのかの尺度にすぎなかった」と説明している。

 ムーアの法則に歩調を合わせることを可能とする、45ナノメーター製造プロセスの発表と関係があることから今回の進展は重要だ。ムーアの法則とは、Intel創業者のひとりであるゴードン・ムーア博士が、半導体の集積密度は18〜24カ月で倍増するという経験則を発表したもの。1つのシリコンに載るトランジスタ数が増加することによって、面積を広げずに載せられるコア数を増やすことができる。

 個々のタイルコアは、計算素子やルータから構成される。コアに出入りする情報の流れを制御するルータには、5つのポートがあり、80Gバイト/秒の転送速度で情報の入出力を切り替える。

 このようなグリッドデザインは、Intelが「network-on-a-chip」アーキテクチャと呼ぶメッシュを構築する。プロセッサ上の各コア間は高速接続され、毎秒何兆ビットもの情報のやり取りを可能とする。

       1|2 次のページへ

Editorial items that were originally published in the U.S. Edition of “eWEEK” are the copyrighted property of Ziff Davis Enterprise Inc. Copyright (c) 2011. All Rights Reserved.

Loading

ピックアップコンテンツ

- PR -