Intel、消費電力を低減する新アーキテクチャを採用へ

「省エネ」に対するニーズを受け、Intelでは、パフォーマンスを改善しながらも消費電力を削減する新しいチップアーキテクチャの設計に取り組んでいる。

[John G. Spooner，eWEEK]

　企業の評価基準のリストに「エネルギー効率」という項目が入るようになってきた昨今、Intelも自社の将来のプロセッサに大量の電力を消費させるわけにはいかないことを自覚したようだ。

　カリフォルニア州サンタクララに本社を置くIntelでは、x86製品ライン全体を支える回路に代わる新しいチップアーキテクチャの設計に取り組んでいる。新デザインは、パフォーマンスを改善しながらも消費電力を削減するという。

　サンフランシスコで開催されたMarch Intel Developer Forumのキーノートスピーチで、Intelのジャスティン・ラトナーCTO（最高技術責任者）は、「エネルギーはすべての人々の関心事だ」と語った（関連記事）。

　「パフォーマンスと消費エネルギーの間には根本的な対立関係が存在する。これは古典的なトレードオフである」（ラトナー氏）

　エネルギー効率の改善をアピールするとともに、このところサーバ分野で躍進しているAdvanced Micro Devices（AMD）への対抗を狙うIntelは今年、新しい「Intel Core Microarchitecture」をベースとする3種類のデュアルコアチップを投入する予定だ。

　新アーキテクチャの中心にある考え方は、Intelのチップは必ずしも高速である必要はないが（実際、高速なチップは一般に消費電力が大きい）、1クロックサイクルでより多くの処理を実行できるようにすべきであるというもの。

　こういった考え方に沿った大きな変更の1つが、1クロックサイクルで4つの命令を実行する機能の追加である。

　「これによって、少ないサイクルで多くの処理を実行することが可能になった。これは、消費電力の削減にもつながる」とラトナー氏は話す。

　さらにIntelは、14ステージのパイプラインを採用したほか、オンボードキャッシュのアクセス時間を短縮した。また、プロセッサコアの待ち時間を少なくするために、システムメモリからデータをプリフェッチする方法を改善した。

　パイプラインの長さは、プロセッサのパフォーマンスと消費電力の両方に関係する重要な要素である。長いパイプラインは高いクロック速度を必要とするが、これは消費電力の増加につながる。

　このため、Intelは妥協点を探った。14ステージのパイプラインは、同社のノートPC用チップ「Core Duo」で採用された「Banias」アーキテクチャのパイプライン（12ステージ）よりもやや長い。しかしクロックサイクル当たり1〜3つの命令しか処理しない後期型Pentium 4プロセッサと比べると約半分の長さである。

　ラトナー氏によると、Intel Core Microarchitectureにはそのほかにも、クロックサイクル当たりの処理量を増やすための機能が盛り込まれているという。高速なIntel SSE（Streaming SIMD Extentions）によるマルチメディア命令処理や、複数の小さな命令を統合して1つの命令として処理する機能などである。

　「チップ内で当面必要とされない部分をオフにすることによって、消費電力を抑えるという工夫も盛り込まれている」とラトナー氏は付け加える。

　「7〜9月期に出荷予定のIntelのデュアルコアサーバプロセッサ『Woodcrest』では新アーキテクチャの採用により、現行のXeon DPプロセッサと比べて消費電力を35％削減し、パフォーマンスを80％向上することが可能になる」（同氏）

原文へのリンク