　基本的には、あるところ（Sweet Spotの手前）までは動作電圧がそれほど増えずに動作周波数を上げていけるが、Sweet Spotあたりから急に増え始める格好になる。ちなみに動作電圧は、ある程度以下だとそもそもトランジスタが動作しない（これが下限）し、ある程度を超えるとトランジスタそのものが破壊される（これが上限）ので、この範囲内で動かすことになり、動作周波数の上限と下限も、この電圧の上限と下限で一意に決まる形となる。

　さて、このカーブはプロセスそのもので決まる。写真1はちょっと古いが、台湾TSMCが2015年のArm TechConで示した、N16とN16+という2つのプロセスの特性を示したものだ。

写真1:ちなみにこのN16を採用した例は中国HiSiliconのごく一部の製品プラスアルファ程度で、ほとんどの製品はN16FF+を利用している

　黒がN16のシミュレーション結果、緑がN16+のシミュレーション結果で、赤が実際にN16を利用して製造したシリコンでの実測値である。N16の実測値がN16シミュレーションと同じカーブを描きつつ、やや右にシフトしているのは、実際に製造したらシミュレーションよりちょっと特性が良い（同じ電圧でより高速に動く）という話だし、N16+はさらに高い動作周波数が狙えるという話になる。

　さて、写真1でいえば、通常のモバイル向け製品は動作周波数の下限～Sweet Spot辺りまで、デスクトップやサーバ向け製品はSweet Spot～動作周波数の上限辺りまでを利用する形になる。

　IntelとかAMDは、同一のダイながら、この動作周波数と電圧の関係を利用して、モバイル向け（～25Wとか35W）とデスクトップ向け（～100W未満、最近は100Wを超えるものも出てきた）を作り分けている格好だ。ただこの方式は「デスクトップ向けCPUをモバイルに転用する」ことはできるが、「モバイル向けCPUをデスクトップCPUに転用する」ことはできない。これは内部の配線やトランジスタの作り方に起因する。

　図1は縦軸を電圧としたが、オームの法則（電圧＝電流×抵抗）で分かるように、電圧を増やすと電流も増える。なので、デスクトップ向けのようなCPUでは、増える電流に対応するために配線を太くしたり、電流の駆動力を増やすためにトランジスタを変更したり（昔のプロセスだとトランジスタの寸法を微調整して対応したが、昨今ではFinFET構成なのでFinの数を増やして対応する）する必要がある。

　これは消費電力とダイサイズの大型化につながるが、デスクトップとサーバ向けでは必ずしも大きな問題にはならない。一方でモバイル向けの場合は、基本的には電圧を落として低めの動作周波数で使うから、電流もそれほど大きくはならないので、配線も相対的に細くていいし、トランジスタの駆動能力も低めで足りる。そのかわり消費電力とダイサイズを小さく抑える必要がある。

　写真2はIntelの14nmの例だが、デスクトップあるいはサーバ向けのHigh Performance Clientは配線層そのものが結構太い（厚みがある）一方で、左右方向の密度はそれほど高くないことが分かる。