　同社幹部はIntel Developer Forum（IDF）のCoreアーキテクチャに関する説明の中で、同社のバスアプローチはまだ持続できると主張した。このアプローチは、プロセッサとメモリを直接接続するのではなく、一連のパイプラインと分離型のコントローラを使ってプロセッサとメモリ間でデータをやり取りするというものだ。

　Intelの現行のプロセッサとそれを支えるプラットフォーム設計は、バスと、チップ上にデータを保存する大容量のキャッシュを組み合わせて使っている。

　このアプローチはライバルのAMDから、特に消費電力の点で効率が落ちると批判されてきた。

　電力はIntelのすべてのプロセッサとシステムプラットフォーム設計において最優先事項になっていると、多数の同社幹部がIDFで語った。

　しかし、「全体に目を向けると、（分離型メモリコントローラを含む）現行の設計にはまだかなりの余地がある」とIntelのアーキテクチャ・プランニング部門ジェネラルマネジャー、スティーブ・ポロウスキー氏はブリーフィングで語った。

　Intelにはバスベースのシステムプラットフォーム設計に関する長年の経験があると同氏は話す。これにより同社は、迅速にプラットフォームを市場に送り出せるという。

　それでも同社は、メモリコントローラをプロセッサに統合するべきかどうか検討してきた。同社は低価格PC向けプロセッサ「Timna」でそうするつもりだったが、同プロセッサは開発が中止された。そして最近では、最初の世代のCoreアーキテクチャ採用プロセッサに統合するかどうかを検討している。

　これらのプロセッサは性能が数十％向上し、デスクトップやサーバの消費電力を大きく減らすだろう。

　しかし、「これまで見てきたように、今のところ、バスアプローチはこれらプロセッサの妨げになるわけではない」とポロウスキー氏は、サーバプラットフォーム「Bensley」を例に挙げて語った。

　Bensleyは最新のXeon DPプラットフォームで、独立した2本のバスと1対のメモリチャンネルを使ってFB-DIMM（Fully Buffered DIMM）に接続している。Bensleyを採用したサーバは5～6月に登場する見込みだ。

　「2本のバスとFBチャンネルの総帯域は等しい」と同氏は言う。幾らかのオーバーヘッドがプロセッサ間の信号から生じる。

　だが、「大半の処理では、メモリ（帯域）はまだボトルネックではない」とポロウスキー氏は言う。

　Intelがいつかの時点でバス設計を変えたり、メモリコントローラを統合したりしないということではない。同社は以前からサーバ向けのアプローチを変えると発言してきた。