　SPUのそれぞれのコアには256Kバイトのキャッシュメモリが搭載され、PowerPCコアは32Kバイトの1次キャッシュと512Kバイトの2次キャッシュを備えると、ソニーのマイクロプロセッサ開発責任者、鈴置雅一氏は語った。キャッシュメモリは、頻繁にアクセスするデータをプロセッサの近くに保存しておいて、そうしたデータをメインメモリから取得することによる遅延を避けるためのもの。

　Cellのコアは共有バスで接続され、このバスがSPUのデータをやり取りすると鈴置氏。メモリコントローラとI/Oコントローラはチップセットに実装されるのではなく、プロセッサに直接統合される。

　Cellプロセッサで使われているインタフェースはいずれもRambusが設計したと、同社のマーケティングディレクター、リッチ・ウォームケ氏はCell発表前の取材で語っていた。メモリインタフェースはRambusのXDR（eXtreme Data Rate）規格を使い、I/Oインタフェースは同社のFlexIO技術を採用しているという。

　Cellは一度に10個の命令スレッドを処理できるため、処理エンジンに絶えずデータを送り込むために非常に高速なメモリバスとI/Oバスが必要だとウォームケ氏。XDRバスは3.2GHz、FlexIOバスは6.4GHzで動作するという。

　Cellは主にデジタルホームアプリケーション向けに設計されているが、幅広いプログラミングモデルで利用でき、おそらく多数のシステムに搭載されることになるかもしれないとカール氏。同氏によれば、ソニーら3社はプログラマー向けソフト開発ツールを構築するために、オープンソースコンパイラ開発者と協力している。

　7日に披露されたプロトタイプのウエハーとCellプロセッサは、ニューヨーク州イーストフィッシュキルにあるIBMの製造施設で90ナノメートルプロセス技術を使って作られたものだ。ソニーも今年、長崎の工場でCellを製造するという。

　従来のプロセッサと比べた場合、Cellはダイサイズが221平方ミリと大きい。最新版Pentium Mの大きさは84平方ミリ程度だ。

　プロセッサが比較的大きいと、1枚のウエハーから切り出せる枚数が少なくなるため、一般に製造コストはやや高くなる。しかしPS2のEmotion Engineもかなり大きく、ソニーが同製品を出荷した当初赤字だったことは広く知られているとアナリストのグラスコウスキ氏は言う。

　同氏は、7日に披露されたCellはプロトタイプであり、3社が65ナノメートルプロセス技術での製造準備を整えれば、大量出荷が始まる可能性が高いとしている。65ナノ技術を使えば、プロセッサのサイズを縮小して、製造コストを引き下げることができると同氏は述べている。