ITmedia総合  >  キーワード一覧  > 

  • 関連の記事

「福田昭のデバイス通信」最新記事一覧

福田昭のデバイス通信(116):
パッケージング産業の再編成(後編)
今回は、パッケージングの組み立て工程(後工程)に関する市場規模などに触れつつ、パッケージ組み立て請負サービス企業(SATS)の再編成について紹介する。(2017/6/16)

福田昭のデバイス通信(115):
パッケージング産業の再編成(前編)
半導体製造工程における「後工程」を担うパッケージング産業の再編成が起こっている。今回から2回にわたり、パッケージ産業再編の動きを紹介する。(2017/6/13)

福田昭のデバイス通信(114) TSMCが解説する最先端パッケージング技術(13):
多層プリント基板にICや受動素子などを内蔵する「ESP」技術
本シリーズの最後として紹介するのは「ESP(Embedded Substrate Packaging)」だ。その名の通り、多層プリント基板にICや受動部品を埋め込む技術である。電源モジュールや高周波無線モジュールでの採用が多く、これらモジュールの小型化に貢献してきた。(2017/6/6)

福田昭のデバイス通信(113) TSMCが解説する最先端パッケージング技術(12):
大型パネルで大量のパッケージを一括組み立てする「FOPLP」技術
前回説明したウエハーレベルのファンアウトパッケージング技術「FOWLP(Fan Out Wafer Level Packaging)」における一括製造の考え方を、パネル状の基板に適用したのが、パネルレベルのファンアウトパッケージング技術「FOPLP(Fan-Out Panel Level Packaging)」だ。今回は、FOPLPの強みや、どんなパッケージングに適しているかなどを説明する。(2017/5/30)

福田昭のデバイス通信(112) TSMCが解説する最先端パッケージング技術(11):
モバイル端末向けパッケージング技術「FOWLP」(後編)
前回に引き続き、ウエハーレベルのファンアウトパッケージング技術「FOWLP(Fan Out Wafer Level Packaging)」を取り上げる。今回はTSMCなど各社のFOWLPによるパッケージ開発事例を見ていく。(2017/5/24)

福田昭のデバイス通信(111) TSMCが解説する最先端パッケージング技術(10):
モバイル端末向けパッケージング技術「FOWLP」(前編)
ウエハーレベルのファンアウトパッケージング技術「FOWLP(Fan Out Wafer Level Packaging)」の製造工程は、開発企業によって大きく異なる。そこで、いくつかに大別される製造工程の違いを紹介する。(2017/5/17)

福田昭のデバイス通信(110) TSMCが解説する最先端パッケージング技術(9):
モバイル端末向けの最先端パッケージング技術
今回から、モバイル端末向けのパッケージング技術について解説する。大きく分けて、ウエハーレベルのファンアウトパッケージング(FOWLP)、パネルレベルのファンアウトパッケージング(FOPLP)、プリント基板へ回路素子を埋め込むパッケージング(ESP)がある。まずは、パッケージング技術における「ファンアウト」の意味を確認しつつ、Infineon Technologiesが開発した“元祖FOWLP”を説明したい。(2017/5/15)

福田昭のデバイス通信(109) TSMCが解説する最先端パッケージング技術(8):
Intelの高性能・高密度パッケージング技術「EMIB」の概要
今回は、Intelが開発した2.nD(2.n次元)のパッケージング技術「EMIB(Embedded Multi-die Interconnect Bridge)」を解説する。EMIBではシリコンインターポーザの代わりに「シリコンブリッジ」を使う。その利点とは何だろうか。(2017/5/10)

福田昭のデバイス通信(108) TSMCが解説する最先端パッケージング技術(7):
シリコンインターポーザを導入した高性能パッケージの製品例
シリコンインターポーザを導入したパッケージの製品化時期は、おおむね、2012年の第1期と、2015〜2016年の第2期に分けられる。それぞれの時期を代表する製品例と、それらの特徴を紹介する。(2017/5/8)

福田昭のデバイス通信(107) TSMCが解説する最先端パッケージング技術(6):
TSMCの高性能・高密度パッケージング技術「CoWoS」(後編)
「CoWoS(Chip on Wafer on Substrate)」の解説の後編では、パッケージの構造とパッケージの製造工程について説明する。パッケージの信頼性を大きく左右するのが、シリコンインターポーザの反りだが、CoWoSの製造工程では、この反りを抑えることができる。(2017/4/28)

福田昭のデバイス通信(106) TSMCが解説する最先端パッケージング技術(5):
TSMCの高性能・高密度パッケージング技術「CoWoS」(前編)
今回から前後編に分けて「CoWoS(Chip on Wafer on Substrate)」を解説する。CoWoSの最大の特長はシリコンインターポーザを導入したことだが、では、なぜシリコンインターポーザが優れているのだろうか。シリコンインターポーザに至るまでの課題と併せて説明する。(2017/4/26)

福田昭のデバイス通信(105) TSMCが解説する最先端パッケージング技術(4):
高性能コンピューティング向けの2.nD(2.n次元)パッケージング技術
2012年ごろから、主に高性能コンピューティング(HPC)分野では「CoWoS(Chip on Wafer on Substrate)」の製品化が進んだ。その最大の特長であるシリコンインターポーザは優れた技術なのだが、コストが高いのが難点だった。そのため、CoWosの低コスト版ともいえる2.nD(2.n次元)のパッケージング技術の提案が相次いだ。(2017/4/21)

福田昭のデバイス通信(104) TSMCが解説する最先端パッケージング技術(3):
2.5D(2.5次元)の新世代パッケージング技術
TSMCが開発した2.5次元のパッケージング技術「CoWoS(Chip on Wafer on Substrate)」と「InFO(Integrated Fan-Out wafer level packaging)」を解説する。CoWoSでは、「シリコンインターポーザ」の導入により、樹脂基板では困難な微細配線が可能になった。InFOは、樹脂基板とバンプを省いたことで、低コストで高密度な再配線構造を形成できるようになり、パッケージの小型化と薄型化を実現した。(2017/4/17)

福田昭のデバイス通信(103) TSMCが解説する最先端パッケージング技術(2):
3次元集積化(3D IC)の理想と現実
今回は、なぜシステムを複数のチップに分ける必要があるのかを説明する。後半では、パッケージに求められる目標を達成する“究極のパッケージング技術”として期待されたシリコン貫通ビア(TSV: Through Silicon Via)と、旧世代のパッケージング技術との間に存在する、大きなギャップについて解説したい。(2017/4/13)

福田昭のデバイス通信(102) TSMCが解説する最先端パッケージング技術(1):
パッケージング技術がワンチップ化の限界を突破
システムを複数のチップに分けてから高密度に集積化したパッケージは、SiP(System in Package)と呼ばれる。「ムーアの法則」を拡張するために、新しいSiP技術あるいはパッケージング技術が次々に登場している。今回から始まる新シリーズでは、こうした新しいパッケージング技術を紹介したい。(2017/4/11)

福田昭のデバイス通信(101) 高性能コンピューティングの相互接続技術(6):
NVIDIAがエネルギー効率の高い相互接続チップを試作
相互接続(インターコネクト)のエネルギー効率を高める技術の1つである「バランス型電荷再利用バス(BCRB:Balanced Charge Recycling Bus)」。今回は、BCRB技術のバスを搭載したテストチップの概要と、実験結果について解説する。(2017/1/30)

福田昭のデバイス通信(100) 高性能コンピューティングの相互接続技術(5):
NVIDIAがエネルギー効率の高い相互接続技術を解説(後編)
相互接続(インターコネクト)に電荷再利用型バス(Charge Recycling Bus)を利用すると、エネルギー効率を高めることができる。だが、電荷再利用型バスにも弱点は存在する。今回は、電荷再利用型バスの課題とそれを解決する技術を紹介しよう。(2017/1/24)

福田昭のデバイス通信(99) 高性能コンピューティングの相互接続技術(4):
NVIDIAがエネルギー効率の高い相互接続技術を解説(前編)
バスやリンクなどの相互接続(インターコネクト)は大きなエネルギーを消費する。では、どのようにして消費電力を下げ、エネルギー効率を高めればよいのか。前編では、信号振幅を小さくする方法と、電荷を再利用する方法の2つについて解説する。(2017/1/20)

福田昭のデバイス通信(98) 高性能コンピューティングの相互接続技術(3):
NVIDIAがMOSFETの比例縮小則(デナード則)を解説(後編)
後編では、修正版のデナード・スケーリングを解説する。修正版のデナード・スケーリングでは、微細化によってMOSFETの密度は2倍に増えるものの、動作速度は高くならず、消費電力は1.4倍となる。そのため、消費電力を増やさないためには、MOSFETの密度を2倍ではなく、1.4倍にとどめる必要があるのだ。(2017/1/17)

福田昭のデバイス通信(97) 高性能コンピューティングの相互接続技術(2):
NVIDIAがMOSFETの比例縮小則(デナード則)を解説(前編)
1970年代から1990年代にかけて、半導体集積回路は「デナード・スケーリング」という法則に沿って高密度化と高速化を達成してきた。今回は、デナード・スケーリングの内容と、なぜ1990年代以降は、この法則に沿って微細化を進めることが困難になったのかを説明する。(2017/1/13)

福田昭のデバイス通信(96) 高性能コンピューティングの相互接続技術(1):
NVIDIAが高性能コンピュータの回路技術を解説
2016年12月に米国サンフランシスコで開催された「IEDM2016」。そのショートコースから、NVIDIAの講演を複数回にわたり紹介する。初回となる今回は、コンピュータ・システムにおいてデータのやりとりに消費されるエネルギーをなぜ最小化する必要があるのか、その理由を28nm CMOSプロセスで製造したSoCを用いて説明しよう。(2017/1/11)

福田昭のデバイス通信(95):
「SEMICON West 2016」、imecが展望する5nm世代の配線技術(後編)
前回に続き、5nm世代のロジック配線プロセスを展望したimecの講演を紹介する。後編となる今回は、微細化に対応して配線抵抗(R)と配線容量(C)を最適化する方法について解説する。(2016/10/24)

福田昭のデバイス通信(94):
「SEMICON West 2016」、imecが展望する5nm世代の配線技術(前編)
imceによる、5nm世代のロジック配線プロセスを展望した講演を、前後編の2回にわたりお届けする。前半では、配線抵抗(R)、配線容量(C)、RC積という配線のパラメータの特徴を紹介する。さらに、10nm世代、7nm世代、5nm世代と微細化が進むと、配線抵抗(R)、配線容量(C)、RC積がどのように変化していくかを解説する。(2016/10/19)

福田昭のデバイス通信(93):
「SEMICON West 2016」、Synopsysが予測する5nm世代のトランジスタ技術
Synopsysの講演では、5nm世代のトランジスタのシミュレーション評価結果が報告された。この結果からはFinFETの限界が明確に見えてくる。5nm世代に限らず、プロセスの微細化が進むと特に深刻になってくるのが、トランジスタ性能のばらつきだ。(2016/10/14)

福田昭のデバイス通信(92):
「SEMICON West 2016」、7nm世代以降のリソグラフィ技術(Applied Materials編)
Applied Materialsの講演では、MOSFETの微細化ロードマップと、微細化の手法および課題が解説された。7nm世代のFinFETでは、フィンを狭く、高くするとともにコンタクト用の金属材料を変える必要が出てくる。FinFETの限界が見え始める5nm世代では、微細化の手法として主に2つの選択肢がある。(2016/10/7)

福田昭のデバイス通信(91):
「SEMICON West 2016」、7nm世代以降のリソグラフィ技術(Samsung編)
Samsung Semiconductorの講演では、「ムーアの法則」の現状認識から始まり、同社が考える微細化のロードマップが紹介された。Samsungは28nm世代と10nm世代が長く使われると予想している。さらに同社は、EUVリソグラフィが量産レベルに達するのは2018年で、7nm/5nm世代のチップ製造に導入されるとみている。(2016/9/30)

福田昭のデバイス通信(90):
「SEMICON West 2016」、7nm世代以降のリソグラフィ技術(imec編)
imecは次世代のリソグラフィ技術を展望するフォーラムの講演で、半導体デバイスの微細化ロードマップを披露した。このロードマップでは、微細化の方向が3つに整理されている。シリコンデバイスの微細化、シリコン以外の材料の採用、CMOSではないデバイスの採用だ。imecは、CMOSロジックを微細化していく時の課題についても解説した。(2016/9/27)

福田昭のデバイス通信(89):
「SEMICON West 2016」、7nm世代以降のリソグラフィ技術(JSR Micro編)
大手レジストベンダーJSR Microの講演では、主に同社とimecの共同開発の内容が発表された。その1つが、JSR MicroのEUV(極端紫外線)レジストをimec所有のEUV露光装置で評価するというもので、化学増幅型のEUVレジストによってハーフピッチ13nmの平行直線パターンを解像できたという。さらに、5nm世代のEUVリソグラフィの目標仕様と現状も紹介された。(2016/9/21)

福田昭のデバイス通信(88):
「SEMICON West 2016」、7nm世代以降のリソグラフィ技術(ASML編)
「SEMICON West 2016」で行われた次世代のリソグラフィ技術を展望するフォーラムから、各露光装置メーカーの講演内容を紹介してきた。今回は、半導体露光装置最大手であるASMLのEUV(極端紫外線)リソグラフィ開発状況を中心に紹介する。(2016/9/14)

福田昭のデバイス通信(87):
「SEMICON West 2016」、7nm世代以降のリソグラフィ技術(東京エレクトロン編)
今回は、7nm世代以降の半導体製造プロセスで使わざるを得なくなるだろう「自己整合(セルフアライン)的なリソグラフィ技術」に触れる。その候補は3つ。東京エレクトロンのBen Rathsack氏が、3つの候補技術の現状を紹介した。(2016/9/9)

福田昭のデバイス通信(86):
「SEMICON West 2016」、7nm世代以降のリソグラフィ技術(ニコン編)
90nm世代から商業化が始まったArF液浸スキャナーだが、3xnm世代に入ると、解像力は限界に達する。そこで、コスト増というデメリットは伴うものの、マルチパターニングによって解像力の向上が図られてきた。加えて、7nm世代向けのArF液浸スキャナーでは新しいリソグラフィ技術の導入も必要だとされている。この場合、コスト面ではダブルパターニングと電子ビーム直接描画の組み合わせが有利なようだ。(2016/9/6)

福田昭のデバイス通信(85):
「SEMICON West 2016」、半導体露光技術の進化を振り返る(完結編その2)
KrFスキャナーの次に登場したのがArFスキャナーである。ArFスキャナーは90nm世代の量産から使われ始めた。さらに、ArFスキャナーの製品化と並行して「ポストArF」の開発が活発化する。ポストArFとして、F2エキシマレーザーあるいは軟X線を光源とする露光技術の開発が進んだが、そこに、もう1つの候補として急浮上したのがArF「液浸」スキャナーである。(2016/8/30)

福田昭のデバイス通信(84):
「SEMICON West 2016」、半導体露光技術の進化を振り返る(完結編その1)
今回は、半導体露光技術の歴史の完結編(その1)をお届けする。1996年ごろに本格的に導入され始めたKrFステッパーだが、既に2つの課題が浮上していた。光学系の開口数(N.A.)の向上の限界と、シリコンダイが大きくなり過ぎていたことだ。これらを解決する手段として登場したのが「スキャナー」である。(2016/8/23)

福田昭のデバイス通信(83):
「SEMICON West 2016」、半導体露光技術の進化を振り返る(後編)
今回はステッパー(縮小投影分割露光装置)の進化の歴史をたどる。1980〜1990年代半ばにかけて、g線ステッパーでは光学系の開口数(N.A.)が順調に向上し、i線ステッパーへと移行していく。その後、1996〜1997年になると、量産に使えるKrFレーザーステッパーが登場する。(2016/8/17)

福田昭のデバイス通信(82):
「SEMICON West 2016」、半導体露光技術の進化を振り返る(中編)
今回は、等倍一括露光から縮小分割露光への転換の歴史を紹介する。縮小分割露光は、光露光技術の画期的なブレークスルーであった。そしてこの技術は、ニコンが半導体露光装置メーカーの大手へと成長するきっかけにもなった。(2016/8/12)

福田昭のデバイス通信(81):
「SEMICON West 2016」、半導体露光技術の進化を振り返る(前編)
今回から、リソグラフィ技術のセッションの概要を紹介する。まずは、半導体露光技術の進化について解説したい。前半では主に、「コンタクト露光」から始まる等倍露光技術の発展の流れを見てみよう。(2016/8/9)

福田昭のデバイス通信(80):
「SEMICON West 2016」、2年連続のマイナス成長となる半導体産業(後編)
前回に続き、半導体産業の市場について解説する。半導体製造装置の市場規模は3年前の2013年に比べて増加しているが、地域別にみると中国の台頭が目立つ。また、同市場の成長要因についても触れる。(2016/7/27)

福田昭のデバイス通信(79):
「SEMICON West 2016」、2年連続のマイナス成長となる半導体産業(前編)
米国で開催された「SEMICON West 2016」の記者説明会から、SEMIによる半導体の市場動向を紹介する。前編となる今回は、半導体デバイスと半導体製造装置の市場動向について説明する。(2016/7/22)

福田昭のデバイス通信(78):
「SEMICON West 2016」開催、半導体ビジネスの変革を迫る
半導体製造関連の北米最大の展示会「SEMICON West 2016」が現在、カリフォルニア州サンフランシスコで開催中だ。今回のテーマは「これまでのビジネスは忘れろ」。そこから見えてくるのは、半導体産業が明らかに転換期に入ったということだ。(2016/7/14)

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(16):
求む、「スーパーメモリ」
ARM Researchの講演内容を紹介してきたシリーズ。完結編となる今回は、ARMが「スーパーメモリ」と呼ぶ“理想的なメモリ”の仕様を紹介したい。現時点で、このスーパーメモリに最も近いメモリは、どれなのだろうか。(2016/4/14)

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(15):
SRAMの書き込み動作を理解する
ここ数回にわたり「SRAMについて知っておくべきこと」を紹介している。今回は、SRAMの書き込み動作について説明していこう。(2016/4/11)

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(14):
SRAMの消費電力と設計の課題
今回は、SRAMの消費電力と設計課題について解説する。SRAMの低消費電力化に効果的なのは電源電圧を下げることだが、これには、書き込み不良と読み出しディスターブ不良という問題が付きまとう。(2016/4/5)

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(13):
SRAMの基本要素とレイアウト
今回からはSRAMについて知っておくべきことを紹介していく。まずは、多くの半導体メモリにも共通するSRAMシリコンダイの基本レイアウトから説明していこう。(2016/3/31)

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(12):
DDR4とHBMの長所と短所
今回は、HBM(High Bandwidth Memory)とDDR4 DRAMを、データ転送速度やパッケージングなどの点から比較してみる。後半は、埋め込みDRAM(eDRAM)の説明に入る。ARM ReserchのRob Aitken氏は、eDRAMが「ニッチな市場にとどまる」と予想しているが、それはなぜだろうか。(2016/3/29)

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(11):
超高速DRAM技術「HBM」の基礎
今回は、「3次元(3D)技術はDRAM開発にとって援軍ではあるが救世主ではない」という事実とともに、3D技術を用いた超高速DRAM「HBM」とはどのようなDRAMなのかを紹介していく。(2016/3/25)

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(10):
DRAMについて知っておくべき、4つのこと
今回は、DRAMで知っておくべき4つの事実を紹介する。「DRAMの事業規模は巨大であること」「DRAMの性能は常に不足していること」「DRAM開発は傾斜が急になり続ける坂道を登っているようなものであること」「3次元技術はDRAM開発にとって援軍ではあるが救世主ではないこと」の4つだ。(2016/3/23)

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(9):
仮想記憶(仮想メモリ)の基礎
今回は、仮想メモリの仕組みを詳しく解説していこう。仮想メモリの概要と、これを採用したシステムについて見てみたい。(2016/3/15)

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(8):
投機的プリフェッチとキャッシュの弱点
今回は、メモリアクセスの高速化手法である「投機的プリフェッチ(Speculative Prefetch)」の仕組みを解説する。これは、“次のアクション”を推測して、データをキャッシュにコピーするものだ。この他、キャッシュが抱える本質的な弱点についても触れておきたい。(2016/3/10)

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(7):
キャッシュの基本動作
今回は、キャッシュメモリの基本動作について解説する。基本動作は、大きく分けて2つある。メインメモリからデータをキャッシュラインにコピーする「アロケーション」と、特定のキャッシュラインからデータを追い出して“空き”を作る「エビクション」だ。(2016/3/7)

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(6):
キャッシュメモリの基礎
今回は、キャッシュメモリについて解説する。キャッシュの考え方はとてもシンプルだが、実装となるとさまざまな方法があって複雑だ。今回は、3つのキャッシュアクセス構造について説明しよう。(2016/3/4)



Twitter&TweetDeckライクなSNS。オープンソースで誰でもインスタンス(サーバ)を立てられる分散型プラットフォームを採用している。日本国内でも4月になって大きくユーザー数を増やしており、黎明期ならではの熱さが感じられる展開を見せている。+ こういったモノが大好きなITmedia NEWS編集部を中心に、当社でもインスタンス/アカウントを立ち上げました! →お知らせ記事

意欲的なメディアミックスプロジェクトとしてスタートしたものの、先行したスマホゲームはあえなくクローズ。しかしその後に放映されたTVアニメが大ヒットとなり、多くのフレンズ(ファン)が生まれた。動物園の賑わい、サーバルキャットの写真集完売、主題歌ユニットのミュージックステーション出演など、アニメ最終回後もその影響は続いている。

ITを活用したビジネスの革新、という意味ではこれまでも多くのバズワードが生まれているが、デジタルトランスフォーメーションについては競争の観点で語られることも多い。よくAmazonやUberが例として挙げられるが、自社の競合がこれまでとは異なるIT企業となり、ビジネスモデルレベルで革新的なサービスとの競争を余儀なくされる。つまり「IT活用の度合いが競争優位を左右する」という今や当たり前の事実を、より強調して表現した言葉と言えるだろう。