　一戸建てと高層マンションでは、異なる材料や建築手法が必要とされるが、従来のプレーナ型NANDフラッシュと3次元構造のNANDフラッシュの関係にもそれは当てはまり、「材料（Material）」「構造（Structure）」「統合（Integration）」といった3ステップの技術革新が必要だったと語る。

　絶縁体に電荷を注入するチャージトラップフラッシュ（CTF）の採用が「材料の革新」、3次元メモリセル（3D CTF）の開発が「構造の革新」、そしてそれをチャンネルホールで連結し、円筒状に積み上げるという「統合の革新」だ。

　東芝やMicronなど、他のNANDフラッシュメーカーも3D V-NANDに相当する3次元構造のNANDフラッシュの開発を進めているが、現段階で実用化できているのはSamsungのみとなる。これは、同社が早期から投資を行ない、研究開発を進めてきた成果だと胸を張った。

3D V-NANDの実用化は長年の研究の成果であり、材料、構造、統合、3ステップの技術革新が必要だった（写真＝左）。「材料の革新」では、従来のフローティングゲート式からCTF（Charge Trap Flash＝チャージトラップフラッシュ）への移行が挙げられる（写真＝右）。電荷を保持する層は導体から絶縁体になり、それぞれ水とチーズのイメージで表現している

「構造の革新」では2D CTFから3次元構造を視野に入れ、3D CTFを開発した（写真＝左）。「集積の革新」ではセルを円筒状に重ねることを可能にした（写真＝右）

　3D V-NANDは、垂直方向にセルを生成するため、平面方向に極端な微細化をする必要がない。30nmクラスの露光技術のままセルの層を増やすことで記録密度を上げていくことができるため、セル間の電気的干渉の心配もなく、高価な露光装置も必要がない。

　つまり、同氏が指摘した微細化に伴う課題を根本から解決する。そして、その結果として、記録容量（記録密度）、パフォーマンス、耐久性、電力効率といったメリットをもたらす。

　記録容量、記録密度については、現時点では差がないものの、将来的な伸びしろが異なる。微細化による記録密度の向上では1セルあたり256Gビットで早くも限界が訪れるが、垂直方向にセルを生成する3D V-NANDには1Tビットまでのロードマップがある。

　セル間の干渉がないため、複雑なエラー訂正プロセスは不要で、シンプルなアルゴリズムでデータの書き換えを行えるため、1xnmに比べて書き換えの速度が約2倍、書き換え時の消費電力は約46％低く、電力効率が高い。耐久性（書き換え可能回数）についてはチャージトラップフラッシュの採用も大きく貢献しているとし、2～10倍に向上しているという。

3D V-NANDは、極端な微細化に伴う弊害を根本的に解決する（写真＝左）。3次元構造のCTFでは、セル間の電気的な干渉は構造的に起こらない。垂直方向にセルを重ねて形成することで記録密度を上げるため、極端な微細化は不要だ。既存の露光装置を使い続けることができる（写真＝右）

3D V-NANDはNANDフラッシュメモリにおける容量増大のブレイクスルーになる。平面型で微細化を進めても256Gビットは可能だろうが、その先はあるかどうか？（写真＝左）　3D V-NANDは、2017年には100層、1Tビットに達することができるという見通しがすでに立っている（写真＝右）

1xnmプロセスルールまで微細化した2Dプレーナ型NANDではセル間で電気的干渉があるため、データの信頼性を確保するためにコントローラが複雑なエラー訂正アルゴリズムを用いて書き込みを行なっている（写真＝左）。3D V-NANDではセル間の電気的な干渉がないため、よりシンプルなアルゴリズムで十分に信頼性が確保でき、書き込み速度が約2倍に向上している（写真＝右）

絶縁体で電荷を保持するCTFは耐久性の向上にも貢献する（写真＝左）。データの書き換え可能回数は2～10倍に向上する。3D V-NANDはエラー訂正アルゴリズムがシンプルでよいため、消費電力の面でもメリットがある（写真＝右）

2006年にCTF、2008年に3D CTFを開発、以後セルの層を増やしてきた（写真＝左）。2013年に24層で初めて製品化し、2014年に32層の第2世代を送り出した。層を増やすにあたり、大きなポイントとなるのが、高層マンションのエレベーターに相当するチャンネルホールだ。信号の通路となるチャンネルホールの品質はとても重要だが、高い建築物ほどエレベータを設置するのが難しいように、層が増えるほど困難が増す。断面図を見せ、いかに精密にチャンネルホールを形成しているか、技術力の高さをアピールした（写真＝右）