3D V-NANDについての技術解説は、ジム・エリオット氏に紹介されて登壇したキーヒュン・キョン氏が行った。同氏は、NANDフラッシュメモリにおけるプロセスルールの微細化、高記録密度化の歴史を振り返りつつ、現在の1xnm(nmはナノメートル)世代やその先のプロセスルールの問題点を指摘した。
なお、「1xnm」というのは業界独特の呼び方で、19nm前後のプロセスルールをいう。「1ynm」がより微細な16nm前後、「1znm」がその先の10nm台前半のプロセスルールを指している。
同氏が、微細化に伴う問題として指摘するのが、セル間の電気的干渉と露光装置だ。電気的干渉はすでに1xnmクラスでも深刻な課題となっており、書き込みを行う際には、コントローラに複雑なエラー訂正アルゴリズムが必要としている。また、微細化を進めると回路パターンが狭くなるため、より短波長レーザーを使った高価な露光装置が必要になるとした。
その課題を根本的に解決するのが3次元構造であり、同社が世界に先駆けて実用化した3D V-NANDだ。同氏はNANDフラッシュを住居に例え、従来のNAND構造は一戸建て、3D V-NANDは高層マンションのようなものだと説明した。
限られた土地にたくさんの一戸建てを建てれば、必然的に1つ1つの家の大きさ、間隔とも小さくなり、隣り合う家に入居した世帯同士で騒音問題などのトラブルが発生しやすくなる。NANDフラッシュメモリにおけるセル間干渉はそれに相当するという。
一方、高層ビルのように垂直方向に積み上げれば、一世帯あたりの居住面積、間隔とも小さくすることなく、たくさんの世帯が入居できる。
Copyright © ITmedia, Inc. All Rights Reserved.