　2016年、AMDはPC事業強化の第1弾として、クライアントPC市場におけるシェア拡大を図る。スー氏は、「CPUでは、すべての用途においてIPC（Instruction per Cycle：クロックあたりの命令処理数）を向上させる。グラフィックスにおいては消費電力あたりのパフォーマンス（Performance/Watt）を向上させる。これがAMDロードマップにおける2つの柱となる」と説明する。そのカギを握るのが、高性能CPUコアとして開発中の次世代アーキテクチャCPUコア“Zen”（ゼン：開発コード名）と、次期グラフィックスチップの存在だ。

AMDの次期CPUコア“Zen”は、高性能CPU向けに設計した、まったく新しいアーキテクチャを採用する

　Zenは、現行のCPUとAPUが採用する“Bulldozer”アーキテクチャを一新し、コアあたりの処理能力が向上するだけでなく、インテルのHyper Threading Technologyのように、1つのCPUコアで複数のスレッドを実行できるSMT（Simultaneous Multi-Threading）をサポートする。また、FinFETプロセスを採用した次世代半導体プロセスルールの採用により、より多くのコアを統合する計画だ。

　Zenでは、最新APUの“Carrizo”に採用した“Excavator”アーキテクチャに比べ、CPUコアあたりのIPCを40％以上向上することを目標としている。AMDは、このZenコアを採用したCPUのパートナー向けサンプル出荷を2015年の内に開始し、2016年にはデスクトップPC向け「FX」シリーズCPUでZenコアを採用し、順次、APUにも同コアを展開する考えだ。

コアあたりのIPCは、“Carrizo”で採用した“Excavator”コアよりも40％以上向上する見通し

AMDは、このZenコアを2016年のデスクトップPC向けCPUおよびAPUに採用する計画だ

　2017年にはZenコアをデータセンターやクラウド市場向けCPUや、モバイルデバイス向けAPUにも拡大する計画だ。そのため、AMDはCPUコアやメモリコントローラ、グラフィックスコアなどを、モジュラー構造で組み合わせられる半導体設計を採用し、多様なバリエーションのCPUとAPUを短期間で展開できるようにする。

CPUコアやGPUコア、各種インタフェースなどをモジュラー構造にすることで、比較的短期間に多様なバリエーションのプロセッサを開発できるようにする

　一方、GPUについては2段階で大幅な進化を果たす。その第1段階目が、先ごろ発表した“Fiji”（フィジー：開発コード名）で採用された広帯域メモリ技術「HBM」（High-Bandwidth Memory）の採用だ。そして、第2段階ではアーキテクチャを大幅に更新した次期GPUを投入する。

HBMを採用したフラグシップGPU“Fiji”

“Fiji”ファミリーの1つ、「Radeon R9 Nano」を披露するリサ・スー氏

　スー氏は、「HBMの開発に7年、要素技術の開発に5年を費やしてきた」と述べているように、AMDは、HBMこそが今後のGPU性能と省電力性能を向上させるカギとなる技術として開発を進めてきた。しかし、HBMの実用化にあたっては、メモリダイを積層し、TSV（Silivon Through Via）でメモリダイ間を接続するだけでなく、GPUコアとも短距離で配線するため、その配線、および、チップ実装面となるシリコンインターポーザーの開発や、半導体パッケージ製造面でも、大きな技術革新が必要だった。そこで、スー氏は「FijiにおいてHBMを採用することは、18カ月前に決断。量産化に向けて、さまざまな検証を繰り返してきた」と、非常に早い段階からHBMの実用化に動いていたことを明らかにしている。この長期間におよぶ開発・検証が、“Fiji”とRadeon R9 Furyシリーズが、当初の予想よりもリーズナブルな価格帯で市場に投入できる要因となったといえる。

HBMの採用にあたっては、GPUとHBMを結ぶシリコンインターポーザーの量産やパッケージングにも時間を費やしてきた

　AMDは、2016年にGCNアーキテクチャを大幅に進化させるとともに、次世代のHBMを採用する計画も持っている。いわば、“Fiji”世代でHBMの製造技術を熟成させ、2016年に新アーキテクチャの採用と、FinFET半導体プロセスルールの採用で、パフォーマンスと省電力の両面で大きなジャンプを果たそうという考えだ。