ITmedia総合  >  キーワード一覧  > 

  • 関連の記事

「スタンダードセル」最新記事一覧

福田昭のデバイス通信(31):
ARMから見た7nm CMOS時代のCPU設計(20)〜まとめ:CPU設計の将来像
シリーズ最終回となる今回は、これまでの内容をまとめてみよう。トランジスタの将来像から、消費電力と性能のバランスの取り方、微細化(スケーリング)の余地の拡大まで、ひと通り振り返る。(2015/7/14)

福田昭のデバイス通信(25):
ARMから見た7nm CMOS時代のCPU設計(14)〜次々世代の異次元トランジスタ
今回は、トランジスタ密度をFinFETに比べて、より高められる素子の構造について触れる。代表的なものが、円筒状のチャンネルをウエハー表面と平行に配置する「ホリゾンタルナノワイヤ(HNW)」と、垂直に配置する「バーチカルナノワイヤ(VNW)」である。(2015/5/26)

福田昭のデバイス通信(19):
ARMから見た7nm CMOS時代のCPU設計(8)〜消費電力の制約が決めるCPUの「個性」
今回は、携帯機器などの用途に求められる消費電力の点から、CPUの性能を見てみよう。まず覚えておきたいのは、ゲート長ごとに性能と消費電力のトレードオフが存在するということだ。(2015/4/14)

福田昭のデバイス通信(18):
ARMから見た7nm CMOS時代のCPU設計(7)〜CPUコアの性能をレイアウトが大きく左右
今回は、CPUコアの性能(動作周波数)とレイアウト設計の関係を見ていこう。CPUコアの性能は、レイアウト設計によって大きく変わる。CPUコアの性能とシリコン面積、消費電力は独立ではない。回路が同じでも、シリコン面積が2倍違うということもある。逆に、回路を工夫すれば、トランジスタ数を減らしてシリコン面積を削減することも可能だ。(2015/4/9)

福田昭のデバイス通信(17):
ARMから見た7nm CMOS時代のCPU設計(6)〜レイアウトの実際
今回は、回路がどのようにレイアウトされていくのかを見てみよう。回路図が同じでも、実際にシリコンのスタンダードセルとして具現化すると、レイアウトがだいぶ異なる場合もある。ARMの講演では、コンパレータを例に取って説明していた。(2015/4/7)

福田昭のデバイス通信(16):
ARMから見た7nm CMOS時代のCPU設計(5)〜スタンダードセルの「スタンダード」とは何か
「スタンダードセル方式」の「スタンダード」とは、セルの高さと横幅が標準化されていることを指す。今回は、スタンダードセル方式で、高さの異なるセルを特性に応じて使い分ける方法と、同じ高さのセルで電流駆動能力を高める方法を紹介する。(2015/3/27)

福田昭のデバイス通信(15):
ARMから見た7nm CMOS時代のCPU設計(4)
今回は、ロジック設計の変遷をたどっていこう。現在の主流である「スタンダード方式」の他、FPGAに代表される「セミカスタム」などがある。(2015/3/25)

丸文 TeneX-GX:
PR:FPGAとASICの特長を兼備するカスタムLSI「TeneX」が待望の高速トランシーバを搭載
「カスタムLSIの開発期間を短縮し、設計やチップのコストを節減したい。消費電力ももっと小さくしたい」。技術商社の丸文は、こうしたIC設計者の要求に対して提案しているのが、FPGAとASICの特長を兼ね備える「TeneX」だ。このTeneXに、最大6.5Gビット/秒のトランシーバを搭載した新製品「TeneX-GX」が登場した。(2014/8/19)

プロセス技術:
ST、28nm FD-SOIチップの生産準備を完了
STは、28nmプロセスを適用したFD-SOIの試作品を生産する準備が整ったと発表した。同社は、「FD-SOIは、プレーナ型バルクCMOSやFinFET CMOSなどに比べて、性能や消費電力、製造性の間のトレードオフが少ない」と主張している。(2012/12/13)

ET2012:
“FPGAからASICへ”を新潮流に、短納期・低開発費のサービスを丸文が提案
ASICは今、プロセス技術の微細化に伴って開発費と開発期間が膨らんでおり、一部がFPGAに移行している。ただしFPGAは、チップ単価だけを比較するとASICよりも高くつく。そこで技術商社の丸文は、米国の新興ベンダーの新型ストラクチャードASICを提案し、“FPGAからASICへ”という逆潮流を生み出すことを狙う。(2012/11/22)

Microsemi SmartFusion2:
セキュリティを高めた不揮発性FPGA、SEU耐性と待機時低消費電力もうたう
Actelを2010年に買収してFPGA市場に参入したMicrosemiが、Cortex-M3コアを内蔵する不揮発性FPGAの新製品を発表した。高度なセキュリティ機能を特長として打ち出しており、ハイエンドの産業機器や、防衛・航空宇宙分野の機器、医療機器、通信機器などを狙う。(2012/10/12)

主要プロダクトと実装時の課題を解説!:
FPGAの可能性を広げるプロセッサコア(前編)
FPGAに実装されるさまざまな回路の中で、プロセッサコアの果たす役割の重要度が高まっている。しかし、プロセッサコアをFPGAに実装して、有効に活用するためにはいくつかの課題に留意しておく必要がある。本稿では、まず、FPGAにおけるプロセッサコア利用の歴史と、主要ベンダーのプロダクトを紹介する。(2011/8/23)

プロセッサ/マイコン:
【ISSCC 2011】MITとTI、28nm超低電力アプリケーションプロセッサの設計手法を発表
(2011/2/23)

プログラマブルロジック FPGA:
姿を現す次世代FPGA、400Gネットワーク支える基盤に
次世代FPGAの姿がいよいよ鮮明に見え始めた。ハイエンドFPGAは、ネットワーク機器の高性能化に対応すべく、入出力帯域幅を大幅に広げる。そうした中、ハイエンド品に適用する製造プロセス技術の微細化競争で新たな動きがあった。微細化は、ハイエンド品の応用可能範囲に大きな影響を及ぼす要素だ。微細化が進むのはハイエンド品だけではない。異なる市場を狙う不揮発性FPGAでも、次世代品がその姿を次第に現し始めている。(2010/12/6)

65nm製品への適用例で見る :
SoC電力解析の有用性
半導体製造プロセスの微細化が進むに連れ、ICの動作の信頼性を保証するために用いられる、電源グリッドの電力解析の重要性も高まっている。その半面、より複雑な電源構成を持つ昨今のICでは、解析の難易度が上がっていることも事実だ。本稿では、65nmプロセスで製造するSoCの設計について行った解析の手順と、解析結果を紹介する。(2010/12/1)

SoC設計の抽象化は実現できたのか?:
改めて探る、IPベース設計の課題
昨今のSoC設計では、そのフローの大部分をIPの集積作業が占めると言っても過言ではない。それにもかかわらず、IPの選定や集積の作業を自動化するツールはほとんど存在しないし、IPを本当にブラックボックスとして扱うことができているわけではないというのが実情である。IPは、設計作業の抽象度を高めるという役割を本当に果たすことができているのだろうか。(2010/12/1)

微細化と最新EDAツールがもたらす:
SoC設計フローの変化
最先端の機器に用いられるようなSoCを設計するためには、最新のEDAツールの適用や、微細な半導体製造プロセスへの対応など、これまでとは異なる設計フローが必要になっている。本稿では、まず、SoCの設計フローに変化をもたらしている要因について説明する。そして、最新のSoC設計の事例を基に、新たなSoCの設計フローで留意すべきポイントについてまとめる。(2010/10/1)

コンプライアンステストだけでは不十分!:
半導体IPの検証手法
標準規格にのっとった機能を実現する半導体IPは、当然のことながらコンプライアンステストに合格していなければならない。しかし、実際にIPの品質を完全に保証するには、それよりもはるかに困難な作業が必要となる。(2010/2/1)

最適化により最大の性能を引き出す:
プロセッサIPコアの実装手法
組み込みプロセッサを使用するアプリケーションでは、コストを抑えた上で、少しでも高い性能を得たいというケースが多い。ソフトIPを利用する場合に、この要求を満たすのは容易なことではない。しかし、適切な設計/実装フローを用いて最適化を実施すれば、最高の性能を引き出すことも可能である。(2009/12/1)

微細化にはセキュリティ低下の懸念あり:
リーク電流は「暗号」まで漏らす?
ハッカーがセキュリティを破る手法の1つに、暗号化回路に用いられる各種デバイスの電気的動作など、ハードウエアレベルの物理的な現象を利用する「サイドチャンネル攻撃」がある。このサイドチャンネル攻撃の中でも、半導体チップのリーク電流を利用する手法に対し、憂慮の声が挙がっている。本稿では、微細プロセスで増大するリーク電流を測定/解析することで、暗号化回路の秘密鍵に関する情報が読み取られる可能性について考察する。(2009/10/1)

アイピーフレックス、3GPP-LTE対応の受信部ベースバンドLSIを試作――ドコモから受託
(2009/1/8)

ICプロトタイピング導入のススメ
ICの設計が複雑さを増すに連れ、開発フローの早い段階でプロトタイピングを導入する必要性が高まってきた。しかし、ICプロトタイピングに割くことのできる時間は限られており、製品化の際に致命的となりかねない潜在的な問題を効率良く確実に検出するのは、実際には困難なことである。本稿では、こうした問題を解決するために、ICプロトタイピングツールにはどのような機能が要求されるのか、そうしたツールを使いこなすにはどうすればよいのかといったことを明らかにする。(2008/7/1)

この問いに対する「最適」な答えはあるのか:
どう選ぶ?SoCの製造プロセス
SoCの製造にどのプロセスを用いればよいのか――一昔前であれば、この問いに対する答えを出すのは、さほど難しいことではなかった。しかし、多様化するトランジスタ技術を利用したさまざまな回路ブロックがSoCの構成要素になり、またプロセスの微細化にかかわる常識が従来とは異なるものとなった結果、この選定は一筋縄ではいかない複雑なものとなった。本稿では、さまざまなトレードオフ要因によって複雑化したこの選定作業の現状を整理したい。(2008/5/1)

この最新プロセスノードに設計者はどう備えるべきなのか?:
幕開け迫る「45nm時代」
多くのIC設計者にとって、45nmのプロセスノードが現実のものとなる日が近づいている。45nmプロセスでは、90nm/65nmプロセスから何が変わるのか。IC設計者は新たに何を学べばよいのか。ファウンドリ、EDAベンダーの動向を基に、45nmプロセスにおける課題を浮き彫りにしたい。(2008/1/1)

ASICからの移行で失敗しないために:
FPGA設計のチェックポイントを知る
今日では製品設計にFPGAを使いたいと考える設計者が増えている。ASICやSoCを設計/製造するときの複雑な処理、マスク代、ツールにかかる費用がますます高額になってきたためだ。しかし、ASICからFPGAへと移行するには、その長所や短所も含めて、考察すべきいくつかの要素がある。本稿では、FPGAをうまく使いこなすために、設計者が事前に知っておくべきいくつかのチェックポイントをまとめる。(2007/11/1)

チップ内ばらつきを考慮したLSI設計手法
ここ数年のプロセス技術の進歩により、以前では考えられなかったような高集積度のチップ設計が可能になった。その一方で、製造工程で発生するさまざまなばらつきの問題が深刻化している。本稿では、チップ内ばらつきの影響を考慮した設計手法について解説する。(2006/9/1)

ヤマハ、VIRAGE LOGICと半導体IPのライセンス契約を締結
(2006/5/8)

世界半導体売り上げ、2月は前年比30%増
SIAは2月の世界半導体売上高は、前年同月比30.8%増に達したと発表。前年比で30%強の伸びの背景には、「ビジネス環境の着実な改善」があるとしている。(2004/4/3)



多くの予想を裏切り、第45代アメリカ合衆国大統領選挙に勝利。貿易に関しては明らかに保護主義的になり、海外人材の活用も難しくなる見込みであり、特にグローバル企業にとっては逆風となるかもしれない。

携帯機としても据え置き機としても使える、任天堂の最新ゲーム機。本体+ディスプレイ、分解可能なコントローラ、テレビに接続するためのドックといった構成で、特に携帯機としての複数人プレイの幅が広くなる印象だ。

アベノミクスの中でも大きなテーマとされている働き方改革と労働生産性の向上。その実現のためには人工知能等も含むITの活用も重要であり、IT業界では自ら率先して新たな取り組みを行う企業も増えてきている。