省電力とメニーコアのその先になにを見る──IDF Spring 2006雑感

[元麻布春男，ITmedia]

　春と秋の2回開催されるIntel Developer Forum（IDF）は、米国でスタートし、半年かけて全世界を回る。一通り回り終わると、次のIDFの米国開催準備がそろそろ迫ってくる、というスケジュールが繰り返される。3月上旬にサンフランシスコでスタートした2006年春のIDFも、現在アジアからヨーロッパへとツアー中だ。

　この春のIDFのテーマは「低消費電力を可能にするインテルの最新プラットフォーム」（Power-Optimized Platforms）ということで、CPUのみならず、プラットフォーム単位でのエネルギー効率の向上を訴求するものであった。が、その中心となったのは、間違いなくIntel Coreマイクロアーキテクチャの発表だ。

　といっても、マイクロアーキテクチャの概要については、これまでのIDFで少しずつ明らかにされてきている。“Macro OPs Fusion”のような、マイクロアーキテクチャのディテールに関する追加発表があったとはいえ、最大のトピックが「Intel Coreマイクロアーキテクチャ」という名称そのものだったことは間違いない。マイクロアーキテクチャの概要、正式名称の発表とステップを踏み、あとはロードマップで予定されている次期製品の発表を待つばかり、というのが現状だ。

　IntelはIntel Coreマイクロアーキテクチャについて、モバイル向けCPUのマイクロアーキテクチャと、デスクトップ向けCPU（NetBurstマイクロアーキテクチャ）のフィーチャーを合体させたものだとしている。それは嘘ではないだろうが、ベースとなっているのがモバイル向けであることは、否定しようのない事実だ。

　元々、モバイルPC向けのCPUは、デスクトップPC向けの派生、という性格が強かった。“派生”という言いかたが悪ければ“選別品”でも構わないが、とにかくウェファー上のシリコンのうち、低い電圧で動作可能な選りすぐりが、そもそものモバイル向けCPUだった（モバイル向けCPUが、デスクトップPC向けより常に高価だった理由の1つは、間違いなくこれだ）。

　当初は派生的な存在だったモバイルPC向けCPUだが、ノートPCのシェア拡大に伴なって、それを扱う事業部も徐々に発言力を増していく。やがて、シリコン上にモバイルPC向けCPUに固有の機能を入れることも許されるようになっていった。そして、NetBurstマイクロアーキテクチャの予期せぬ行き詰まりによって、メインストリームであったデスクトップ／サーバー向けとは異なる、独自のCPUを開発することが認められる。それがBanias（開発コード名）だ。Baniasは、Centrinoのマーケティングがうまくいったこともあって大成功を収める。

　この時点においてもBaniasがIntelの中であくまで傍流という扱いであったであろうことは、さまざまな事実からうかがうことができる。Baniasやその後継となったDothanについて、マイクロアーキテクチャに対外的な正式名称がないことはその一例だ。開発を担当したのはイスラエルのデザインチームだが、従来のIntelアーキテクチャプロセッサ開発においてメインストリームだったのは米国のオレゴンである。

　しかし消費電力の問題が、モバイルプラットフォームばかりか、デスクトップやサーバにおいても深刻さを増すにつれて、BaniasやDothanといったモバイル系のマイクロアーキテクチャの存在感も増していく。結局、モバイルPC向けのマイクロアーキテクチャが「Intel Core」という名前を与えられ、モバイル、デスクトップ、サーバのすべてのセグメントに採用されることになったわけだ。

　今回のIDFは、絶対性能を追い求めてきたIntelが、消費電力あたりの性能、あるいはエネルギー効率の良いCPUへシフトしたことを鮮明にすると同時に、傍流が主流へとシフトしたことを明確にしたものであったかもしれない。

　Intel Coreマイクロアーキテクチャを採用することにより、消費電力に対する当面の問題は解決された。しかし将来に渡ってまったく疑問がないわけではない。Intelは、CPUのマルチコア化、メニーコア化を今後推進するとしている。とくにR＆D関連のセッションでは、CPUコアの数として、100個といった数が語られている。単純にすぐ思いうかぶのは、いくらエネルギー効率に優れていようと、100個もコアを集積してしまえば、従来のCPUと同じ、熱の問題が生じるのではないか、という疑問だ。

　Intelは製造プロセスを微細化しても、動作電圧を従来のように低下させることができないことを明らかにしている。今後、45ナノメートル、32ナノメートルと製造プロセスを微細化しても、それほど動作電圧を下げることはできない。下に掲げた図に示すようにCPUの消費電力が、「キャパシタンス×動作電圧の2乗×動作周波数」で表せるとすると、動作電圧が変わらないのであれば、ほかの部分を下げていくしかないが、果たしてそのためのロードマップは描けているのだろうか。

CPU消費電力（左）と駆動電圧（右）それぞれにおける今後の変化予測。消費電力は今後も着実に増加していく

　Intelは今後のCPUについて、マルチスレッドソフトウェアの性能だけでなく、シングルスレッド性能（1コアあたりの性能と言い換えてもよい）も重視するとしているので、コアあたりのトランジスタ数を劇的に減らしたり動作周波数を極端に下げたり、という措置は考えにくい。キャパシタンスを劇的に引き下げる材料を実用化するためのブレークスルーがあったという話も聞かない。トランジスタの構造も含めて、さまざまな技術を組み合わせて乗り切るつもりなのだろうが、また同じ道を歩むのではないかという不安は残る。

　もっと大きな疑問は、100個のコアを有効に利用する使い道、ワークロードの問題だ。熱の問題がクローズアップされていたころは、もはやムーアの法則を継続していけないのではないか、ということが言われた。18カ月で2倍というペースでシリコン上に集積するトランジスタの数を増やしていけないのではないか、という疑問だ。しかし、いまや、増えていくトランジスタに、ムーアの法則を継続するための技術開発費に見合うだけの使い道があるのだろうか、ということが根本的な疑問ではないだろうか。使い道がなければ、もはや高価なCPUは必要とされなくなるだろう。

　製造プロセスの微細化は、これまで以上に半導体技術が物理的な限界に近づいていくことを意味する。それに伴い、半導体工場の建設費が高騰しているのと同様、研究開発費も高騰していくだろう。これまでは、PCの市場拡大とそれによるCPUの出荷数量の増加により、開発費はカバーできていたが、それを上回るペースでCPUの価格が下がってしまえば、この関係は崩れる。トランジスタの有効な使い道を見つけるということは、メニーコアにふさわしいワークロードを見つけるということであり、CPUの価格を維持するということを意味する。

　これについても、いくつかの可能性は示唆されているものの、まだ明確な回答は見つかっていないようだ。将来のテラスケールコンピューティングへ導くワークロードを望遠鏡で探る「絵」をIntelがIDFで示しているのをを見ると余計にその思いが強くなる。

IDFでインテルが示したスライドにはマルチコアが求められる具体的な場面を描けていない、と見ることもできなくはない、のではないだろうか