徐々に見えてくるNehalem──8Mバイトの3次キャッシュは「みんなで使う」：元麻布春男のWatchTower （1/2 ページ）

[元麻布春男，ITmedia]

30Mバイトのキャッシュを実装する「Tukwila」、6コアを搭載する「Dunnington」

Tukwilaのサンプル

　上海で行われるIDFを4月に控え、Intelは「Intel Architecture Press Briefing」を開催した。従来は世界各地を巡回していたIDFだが、全世界的な「経費節約」もあって、現在のところ春に中国、秋に米国と台湾という年3回の開催になっている。中国で行うIDF開催にはIntel本社のお膝元でもある米国プレスが参加しにくいことを配慮して、事前にそのエッセンスを伝えるために、この「Press Briefing」が開かれると聞いている。北京で開催された2007年にも同様なセッションが行われている。

　今回のブリーフィングを取り仕切ったのが同社デジタル・エンタープライズ事業部だったためか、最初に紹介されたのは「Tukwila」関連の話題だった。最新版のItaniumとなるTukwilaは、トータルで30Mバイトのキャッシュを持つクアッドコアCPUとなる予定だ。20億個のトランジスタを集積し、IA-64としては初めてマルチスレッディング技術（Pentium 4に採用されたハイパー・スレッディング技術のように、1コアを2つの論理プロセッサに見せかける技術）を採用し、さらに、2つのメモリコントローラをCPUに内蔵することで十分なメモリ帯域も確保するといわれている。外部インタフェースとしては「QuickPath Interconnect」（QPI）を導入する予定で、QPIを採用して登場する予定の次世代Xeon MPなどとプラットフォームを統一しやすくなる。

　そのXeon MPだが、2008年後半にリリースされる「Dunnington」（開発コード名）は、新世代のQPIではなく、既存の“Caneland”プラットフォームとピン互換性を持つとされている。その一方で、IntelのCPUとしては初めて6コアを組み込むほか、6コアで共有される16Mバイトの3次キャッシュを備えるなど、Tigertonに比べてアーキテクチャは大幅に進化する。

　ただ、コアそのものは基本的にPenryn相当なので、2次キャッシュは2コアでの共有となる（2×3＝6コア）。2次キャッシュの容量などは公開されていないが、Dunningtonのダイ写真を見る限り3Mバイト程度と推察できる。1つのダイに6コアと大容量の3次キャッシュを持つDunningtonも、Tukwilaに匹敵する19億トランジスタを集積した巨大なチップになる。海外の参加者からDunningtonをハイエンドデスクトップPC向けにリリースする可能性を問われたが、少なくとも今の時点においてIntelは否定している。

次世代ItaniumとなるTukwila

6コアを内蔵して2008年の後半に登場する次世代Xeon MPの「Dunnington」

SMTと並列処理の強化で33％のパワーアップを図るNehalem

　このDunningtonまでがコアマイクロアーキテクチャを踏襲することになるが、2008年の終わりまでに登場する予定のNehalemから新しいマイクロアーキテクチャが採用される。ただし、こちらもコアの基本的な構造はPenryn世代ベースにして強化される。

　その強化ポイントとしてIntelは、

• 並列処理の強化により、コアで処理中のマイクロ命令（μOps）の数が33％増加する
• アルゴリズムの改善によるキャッシュに対する不整列アクセスと同期処理の高速化
• 分岐予測のさらなる強化
• SSE4.2命令の搭載
• SMT技術（マルチスレッディング技術）の採用

などを挙げる。IntelはNehalemのコア数を2〜8個としているが、SMTを併用することでソフトウェアからは4〜16個のコアを持つように見えることになる。

　まったくの新開発であるはずのNehalemがPenrynをベースとする理由としてIntelは、SMTを採用するだけでも大きな変更であることに加え、外部構造が大きく変化することを挙げている。Nehalemは、メモリコントローラを内蔵すると同時に、外部インタフェースに従来のFSBアーキテクチャをやめて、Tukwilaで紹介したQPIを採用する予定だ。

新しいアーキテクチャを導入して2008年第4四半期に登場するNehalem。今回のセッションではその概要の一部がまた明らかにされた

Nehalemの特徴として最もよく知られ、かつ、注目されているのが、内部構成を自由に変更できる柔軟性だ

Nehalem世代はPenryn世代より33％の性能向上が期待できるとされているが、その実現に貢献する新しい機能として、新しい2次分岐処理機構と復帰可能なスタックバッファが用意される

Nehalemで導入される「Simultaneous Multi-Threading」（SMT）はハイパースレッディングと同様に1つの物理コアで2つの処理スレッドを実行できるようにする