　東京工業大学大学院情報理工学研究科計算工学専攻の講師吉瀬謙二氏が中心となって進めている「MieruPC」プロジェクトは、さらに“深い自作”を想定したPCを開発している。「中身が見える計算機システムを構築する」ことを目指すMieruPCは、コンピュータを学ぶ大学生を想定した「教材PC」を作りたいという目的のもと、2008年から開発が始まった。開発当初、MieruPCのコンセプトとして以下のような内容が掲げられている。

ハードウェアとソフトウェアがすべて見える（＝学生が把握できる）スタンドアロン動作の計算機システムを作る
FPGA（Field Programmable Gate Array）を用いることでCPUの構成が把握できること
大学2年生、3年生が理解できること
アプリケーション、OSなど、システムで動くすべてのプログラムコードが5万行以内で開発できること
必要最小限のハードウェアで構成し、低価格で購入できること
テキスト版テトリスに相当するゲーム、テキストエディタが動作すること
最新の技術を導入することは避け、既存の部材を利用して計算機システムを“ゼロ”から構築できること。

MieruPCプロジェクトで開発した「MieruPC2008」（左）と「MieruPC2010」（右）

　ここでいう、「すべてが見える」というのは「視覚的に見ることができる」ということではなく、計算機システムを構成するチップの仕様や動きが把握できて、必要があれば構成を自分で変更できることを意味する。自作PCユーザーにとってCPUといえばインテルのCore iシリーズやAMDのPhenom IIシリーズとなるが、ユーザーがこれらのCPUでどのような処理が行われているのかをすべて把握するのは非常に困難であるし、「こういう機能がほしい」と思っても、その内部を変更することはできない。いうなれば「ブラックボックス」に近い存在だ。

　MieruPCプロジェクトでは、多くの研究室や学生が入手しやすいように、最新のチップを採用することなく、かつ、シンプルな構成にすることで価格を抑えるとともに、チップ内部の構成にも手を入れられるようにすることで、コンピュータの技術を学ぶユーザーに、“ブラックボックス”をなくしてシステムの内部が把握できるようにした。

　そのため、CPUに相当するチップにはプログラムによって論理回路の構成を変更できるFPGAを採用している。2008年に開発した「MieruPC2008」、そして、2010年の5月に開発が終了して7月中にも出荷を予定している「MieruPC2010」では、ザイリンクスのFPGA「Spartan-3E」シリーズを採用して、チップ内部の構成をVerilog HDLを用いたプログラムで変更できるようにした。

　MieruPC2010には、Spartan-3Eシリーズの低価格モデル「XC3S250E-VQ100」が実装されているが、自作PCユーザー向けに分かりやすいスペックを「ざっくり」と説明してもらったところ、「32ビットの命令セットに対応して、動作クロックは45MHz、演算能力4～5MIPS」（吉瀬氏）というあたりになるという。

　同じようにMieruPC2010の仕様も自作PCユーザー向けに説明してもらうと「システムメモリは512Kバイトでグラフィックスメモリも512Kバイト。データストレージはマルチメディアカードを利用している」とのことだった。液晶ディスプレイはPSPで採用されている部材と同じパネルを利用し、表示色は6万5000色中、256色の同時表示が可能。「スペック的には20～25年前のPCに相当するといえるでしょう」（吉瀬氏）。

MieruPC2010に搭載されるシステムボード。右よりのチップがザイリンクスのFPGA「XC3S250E-VQ100」で、左よりのチップがシステムメモリとして使う容量512KバイトのSRAMだ（写真＝左）。上にあるMieruPC2010のシステムボードと下にあるMieruPC2008のシステムボードを比べる。MieruPC 2008ではすでにあった「SUZAKU-3S」を採用していたが、MieruPC 2010はオリジナルボードを開発してコスト抑制に成功した（写真＝右）