突然の「スーパーコア」誕生と消えたEコア――Apple M5 Pro／Maxが断行した「CPU大再編」を読み解く：本田雅一のクロスオーバーデジタル（2/3 ページ）

[本田雅一，ITmedia]

新しい「Pコア」の正体は？

　では、M5 Pro／Maxチップに搭載された”新しい”Pコアは、どんなCPUコアなのか？

　Appleは、Webページにおいて「電力効率の高いマルチスレッドパフォーマンスに最適化された、全く新しいコア設計」と説明している。ここで注目すべきは「電力効率の高い」という修飾語だ。

　M5 Pro／Maxチップには、従来の「M4 Proチップ」「M4 Maxチップ」に存在したEコアがない。そのため、低負荷処理は全て新しいPコアで処理されることになる。

　これは推測になるが、M5 Pro／Maxチップを搭載するMacは「クリエイター向けのハイパフォーマンスモデル」として、低負荷効率に特化したEコアではなく、パフォーマンスとマルチタスク、そして省電力性のバランスを取った新しいCPUコアが必要だと判断されたのだと思われる。

　命名的には混乱を招いてしまうが、「高効率」コアと区別するために従来のPコアの名称を変えてでも整理を図ったということなのだろう。

Appleのニュースリリースの説明。「まったく新しい高性能コア」は、「プロのワークロードのために、より電力効率が高く、マルチスレッドパフォーマンスを提供するために最適化された」ものだという

　つまり新しいPコアの実態は、従来のEコアの設計思想を引き継ぎつつ、大幅に性能を向上させたもの、端的にいうと「高性能なEコア」である可能性が高い。スーパーコア（旧Pコア）の4.61GHzよりは低い最大クロックで動作しつつ、旧Eコアよりも明確に高い処理能力を持ち、スーパーコアほどの電力を消費せずにマルチスレッド処理をこなすことに最適化されている。

「Fusionアーキテクチャ」という本質的変化にも注目

　さて、CPUコアの名称変更に気を取られがちだが、M5 Pro／M5 Maxチップにはもう1つ、アーキテクチャレベルでの根本的な変化がある。Appleが「Fusionアーキテクチャ」と呼ぶ、マルチダイ設計の採用だ。

　M5チップを含むこれまでのApple Siliconは、SoC（System on a Chip）を構成する全てのコンポーネントを1枚のダイに収めた「モノリシック設計」だった。それに対して、M5 Pro／Maxチップでは、2枚の第3世代3nmダイを高帯域かつ低遅延のインターコネクト（ファブリック）で接続することで1つのSoCとして機能させている。

　2枚のダイには「CPUコア」「GPUコア」「Media Engine」「Neural Engine（NPU）」「ユニファイドメモリコントローラ」「Thunderbolt 5コントローラー」といった機能が“分散して”配置される。

　このようなマルチダイ構成自体は、PC向けのCPU／SoCでは珍しくない。例えばAMDは数年前から「チップレット設計」を採用しており、Intelも「タイルアーキテクチャ」という名称で同様のアプローチを取っている。

　しかしAppleの実装が独特なのは、ユニファイドメモリアーキテクチャを維持しつつ、CPUコア／GPUコア／Neural Engineが単一のメモリプールを共有する構造をマルチダイで実現している点にある。このFusionアーキテクチャによって、Apple Siliconはシングルダイの物理的限界を超えてコア数やメモリ帯域を拡張できるようになった。

　ユニファイドメモリ帯域は、M5 Proチップの場合はM5の2倍となる毎秒307GB、M5 Maxチップはさらにその倍の毎秒614GBに達する。最大メモリ容量も、M5 Proチップが64GB、M5 Maxチップが128GBとなる。

　最大メモリ容量の大きさは、ローカルAI処理において大きな意味を持つ。

SoCの構造変更により、「Xcode」のようなエージェンティックコーディングに対応するプログラミングツールをより実用的に便利に使えるようになる