連載
» 2007年02月01日 11時00分 公開

新約・見てわかる パソコン解体新書:第3回 Coreマイクロアーキテクチャ に迫る[後編] (4/4)

[大島篤(文とイラスト),ITmedia]
前のページへ 1|2|3|4       

65ナノメートルの製造プロセス

 Core 2 Duoは、インテルの65ナノメートルの製造プロセスによって作られています。65ナノメートルプロセスが実用化されるまでは、インテルのCPUは90ナノメートルプロセスで作られていました。製造プロセスを縮小することで、CPUのチップサイズが小さくなってコストダウンができるとか、トランジスタのスイッチング速度が速まってCPUの性能が高くなるというメリットがあります。しかしその一方で、リーク電流が過大になって消費電力が増大する問題があります。リーク電流は、回路から勝手に流れ出てしまう無駄な電流で、水道の漏水のようなものです。このリーク電流を抑制することが、現在のLSI製造プロセスの開発にとって最大の課題となっています。

 以下では、性能向上とリーク電流抑制のためにインテルが採用している技術を紹介しましょう。これらの技術は以前のプロセスですでに使われていましたが、それをさらに改良したものが現在の65ナノメートルプロセスに投入されています。

1.歪みシリコン

 トランジスタの表面に、縮む、あるいは伸びる特性のある特殊なフィルム層を形成し、シリコン基板に応力を与えます。するとシリコン原子の配列が歪んで、電子が流れやすくなります。トランジスタのスイッチング速度が10%以上速くなると同時に、電気抵抗が減って消費電力が減る効果があります。


2.7層銅配線

 CPUの回路を構成する1億以上のトランジスタたちは、その上に何層にも積み上げられた金属配線層によって結ばれます。2000年以前はこの配線の材料はアルミニウムが普通だったのですが、インテルの0.13マイクロメートル以降の製造プロセスでは銅が使われています。銅はアルミニウムよりも電気抵抗が低いため、高速化と消費電力の低減が可能なのです。また、銅配線の間を埋める層間絶縁膜には低誘電率材料(Low-k)を採用しています。従来の絶縁膜では寄生容量が生じてしまい、信号が伝わる速度が低下したり、無駄な電力を消費していたのです。


45ナノメートルの製造プロセス

 2007年中に、インテルは次世代プロセスとなる45ナノメートルプロセスによるCPU製造をスタートする予定です。最後に、45ナノメートルプロセスで採用される技術を紹介しましょう。

1.高誘電率ゲート絶縁膜

 CPUのトランジスタを構成するゲート電極の下には、絶縁膜があります。この絶縁膜を薄くするとスイッチング速度が速くできるので、65ナノメートルプロセスでは原子わずか数個分というところまで薄くされています。しかし、絶縁膜が薄いと絶縁性が低下して、リーク電流が増えてしまいます。対策として、45ナノメートルプロセスでは、ゲート絶縁膜の材質を従来の二酸化シリコンから高誘電率材料(High-k)に変更します。これによって、この部分のリーク電流を100分の1以下に押さえることができるそうです(ほかの部分からのリークもあるので、CPU全体のリーク電流が100分の1になるわけではありませんが)。インテルの技術者によれば、High-k材料の選定と、これを使った製造プロセスの開発は困難を極めたそうです。

 なお、従来のゲート電極はポリシリコンで作られていましたが、これはHigh-k材料と相性が悪いため、45ナノメートルプロセスではゲート電極が金属になります。

2.トライゲートトランジスタ

 従来のCPUのトランジスタは、プレーナ型といって、シリコン基板の上にゲート電極を乗せた単純な平面構造をしています。45ナノメートルプロセスでは、3次元構造のトライゲートトランジスタを採用します。

 なお、インテルはトライゲートトランジスタについて、「45ナノメートルプロセスで採用する新技術の候補の1つ」と言っていますが、最初の45ナノメートルプロセスから採用するかどうかは未定のようです。


 高誘電率ゲート絶縁膜とトライゲートトランジスタの技術は、トランジスタのスイッチング速度の向上とリーク電流抑制の2つに有効です。スイッチング速度の向上に利用した場合は45%のスピードアップが可能、スピードを従来のままに押さえたときにはリーク電流を50分の1にすることが可能だそうです。実際には両方のバランスをとったチューニングがされることになるでしょう。

 CoreマイクロアーキテクチャのCPUが45ナノメートルプロセスで製造されるようになれば、パフォーマンスがさらに向上することは間違いないので、楽しみにしていましょう。また、インテルの、マイクロアーキテクチャ上の次の一手も楽しみです。例えば、NetBurstのマイクロOPをトレースキャッシュに蓄えるというやり方は、毎回のx86命令のデコードを省略できる点で電力効率はよいはずです。今後Coreマイクロアーキテクチャが進化していく過程で、トレースキャッシュが復活する可能性はあるかもしれません。インテルのアーキテクトたちは、今もコンピュータの性能を向上させる技術の開発に知恵をしぼっているはずです。

 より高性能なCPUを作る方法の1つとして、CPUコアの数を2個以上にする手もあります。実際、CoreマイクロアーキテクチャのCPUコアを4個搭載した、Core 2 Quadなどのクアッドコア型CPUが登場しています。ただ、このように多くのコアを実装しても、CPUが外部とデータをやりとりするバスは1つのままです。大量のストリームデータを処理するような用途ではFSBの性能がボトルネックとなり、マルチコアの性能を十分発揮できない可能性があるのです。今後このあたりがどう解決されるのかも見どころと言えるでしょう。CPUの進化はまだまだ止まりません。

前のページへ 1|2|3|4       

Copyright © ITmedia, Inc. All Rights Reserved.

この記事が気に入ったら
ITmedia PC USER に「いいね!」しよう