大解説！ “Fiji”と“HBM”と“Fury”の先進性を知る：キーナンバー“4096”の意義を問う（4/4 ページ）

[本間文，ITmedia]

DirectX 12に最適化されたアーキテクチャ強化

　一方、Fijiのアーキテクチャは、Radeon R9 285で採用した“Tonga”コアや、最新APU“Carrizo”と同じ世代の第3世代のGCN（Graphics Core Next）アーキテクチャとなる。とはいえ、公開されたブロックダイヤグラムを見ると、メモリコントローラの部分を除けば、従来の“Hawaii”コアと大差ない構造にみえる。プロセスルールも、従来同様TSMCの28ナノメートルを採用し、596平方ミリのダイサイズに89億トランジスタを集積した。

　従来のHawaiiコアが438平方ミリのダイサイズに62億トランジスタを集積していたことと比べると、ダイサイズは35％強大きくなり、そこに45％弱多いトランジスタを詰め込んでいることになる。その大半は、Radeonコアとも呼ばれるStreaming Processor 16基を束ねるCompute Unitの強化に費やし、Hawaiiの44基から64基に増え、Streaming Processorの数も2816基から4096基へと強化した。ROPとも呼ぶレンダーバックエンドは、16基のCUをひとまとめとしたAMDがShader Engineと呼ぶクラスタあたり4基で、4つのShader Engine合計で16基、1基あたり4ピクセルの出力が可能なため、GPUコア全体では64ピクセルの出力をサポートする。

Fijiチップの概要

Fijiのブロックダイヤグラム

　メモリコントローラは、64ビット GDDR5メモリコントローラが8基という構成から、1024ビット（128ビット×8チャネル） HBMコントローラが4基（ブロック図的には512ビットが8基に描いている）に変更し、トランジスタ数の削減に大きく寄与したと、マクリ氏は説明する。また、クドリ氏は、CU数を増やしたこともあり、2次キャッシュ容量はHawaiiの1Mバイトから、Fijiでは2Mバイトに強化していることや、Tongaで追加したピクセルを可逆圧縮することで実行メモリ帯域を向上させるDelta Color Compression機能も搭載していることを明らかにしている。

　さらに、クドリ氏はDirectX 12ではより多くのスレッドが走るようになるため、ジオメトリ性能の向上を図っているとして、より効率的な描画処理を可能にするディスパッチ・ドローなどの強化を図っていると明言した。GPUを使った汎用演算などの制御を行なうACE（Asynchronus Compute Engine）は、従来どおり8基のままだが、DirectX 12では、グラフィックス描画のみならず、物理演算など数多くのタスクが発生するため、複数の演算処理を並列で行なえるようにする非同期演算性能が重要になるとして、同機能の効率も高めている。その一方で、従来通りの28ナノメートルプロセスルールを使いながら、消費電力を抑えるため、より積極的なクロック制御を行なうことで、Hawaiiコアと比べて、1.5倍の消費電力あたりパフォーマンスを実現可能にしたと訴えた。