既に「次世代Xeonスケーラブルプロセッサ」として情報の小出しが行われているSapphire Rapidsについても、プロセッサの構造に関する情報が明らかとなった。
Sapphire Rapidsは、先述のハイパフォーマンスコアを主体とするCPUだ。設計自体はAlder Lakeと同じ考え方で、用途に合わせて必要なタイルを組み合わせるようになった。これにより、従来のXeonプロセッサよりもスケーラビリティーが高まっている。
以前の記事でも触れた通り、Sapphire RapidsにはHBM(広帯域メモリ)を備えるモデル(SKU)が登場する予定となっている。
Alder Lakeと同様に、Sapphire RapidsもDDR5メモリをサポートしているが、HBMへのアクセス帯域幅は8チャネル構成のDDR5メモリと比べて「とても広い」。用途によってはDDRメモリが“不要”になる可能性もあるという。
Copyright © ITmedia, Inc. All Rights Reserved.