ITmedia総合  >  キーワード一覧  >  1

  • 関連の記事

「10nmプロセス」最新記事一覧

「IDF 2016」:
Intelの工場でARMベースのチップが作れる
Intelは、開発者会議「Intel Developer Forum 2016(IDF 2016)」で、10nmプロセス技術開発においてARMと協業することを発表した。(2016/8/19)

Intel、ソフトバンク傘下になるARMベースのSoC製造へ
Intelが、長年のライバルで7月にソフトバンクが買収すると発表したARMの設計ベースのSoCを自社の10nmプロセスで製造すると発表した。Intelは4月の大規模リストラの際、モバイルプロセッサ「Atom」の開発を中止すると報じられている。(2016/8/17)

予測よりも高い需要で:
MediaTek、モデムチップの供給が追い付かず
スマートフォン用ベースバンドチップ(モデムチップ)においてQualcommの最大の競合先であるMediaTekは、ファウンドリーに委託するチップ製造量を低く見積もっていたことから、3Gおよび4Gスマートフォン向けチップの需要を満たせなくなっていることを明らかにした。(2016/8/5)

まだまだ光源に開発余地残るが:
2020年、5nm世代でEUV時代が到来か
ASMLは2016年4〜6月にEUV(極端紫外線)リソグラフィ装置を4台受注し、2017年には12台を販売する計画を明かした。これを受けて業界では、EUV装置によるチップ量産が、5nmプロセス世代での製造が見込まれる2020年に「始まるかも」との期待感が広がっている。(2016/7/26)

「3D XPoint」の出荷を控え:
Intel、PC部門は不振もメモリ事業に明るい兆し
Intelの2016年度第2四半期の決算が発表された。売上高は前年同期比でわずかに増加したものの、利益は、再編計画関連の費用を計上したことから51%減となった。ただし、「3D XPoint」を含め、メモリ事業の見通しは明るいようだ。(2016/7/25)

「ITF 2016」で語られた半導体の未来(3):
FinFETサイズの物理的な限界は?
ベルギーで開催された「IMEC Technology Forum(ITF) 2016」では、2.5D(2.5次元)のチップ積層技術や、FinFETのサイズの物理的な限界についても触れられた。(2016/6/17)

「ITF 2016」で語られた半導体の未来(1):
わずかな微細化、見合わぬ労力
「IMEC Technology Forum(ITF) 2016」では、半導体業界の将来に関する基調講演やインタビューが多数行われた。GLOBALFOUNDRIESのCTOを務めるGary Patton氏は、「2年ごとにコストを35%ずつ下げ、性能を20%ずつ上げることのできた時代は20nmプロセスで終わった」と述べる。(2016/6/8)

「Cortex-A73」/「Mali-G71」:
ARMの新型コアでAR・VRの普及が加速か
「COMPUTEX TAIPEI 2016」で新しいCPUコア/GPUコアを発表したARMは、ゲームやスマートフォンでのVR(仮想現実)、AR(拡張現実)ユーザー体験を向上し、それらの普及を加速させるとしている。(2016/6/3)

IMEC Technology Forum:
次世代メモリ、STT-MRAMが優勢か
IMECは、STT-MRAM(スピン注入磁化反転型磁気メモリ)を次世代メモリの最有力候補とみているようだ。(2016/6/2)

最先端ICではFinFETが主流だが:
GLOBALFOUNDRIES、22nm以降のFD-SOI開発に着手
GLOBALFOUNDRIESは、22nmプロセスを用いたFD-SOIのプラットフォーム「22FDX」の後継プラットフォームを開発中だという。とはいえ、最先端ICの世界では、FinFETが主流だ。GLOBALFOUNDRIESは、アナログ/RF回路ではFinFETよりもFD-SOIが適していると、FinFETに比べた時の利点を主張する。(2016/5/31)

VR時代のARMコアとGPUコア
ARMが「モバイル機器でのVR体験を再定義」する、次世代モバイル機器向けCPUコア「Cortex-A73」とグラフィックコア「Mali-G71」を発表した。(2016/5/30)

テープアウトは完了:
ARMの10nmチップ、2016年末にもスマホに搭載か
ARMは2016年1月に、TSMCの10nm FinFETプロセス向けにSoC(System on Chip)のテストチップをテープアウトしたことを明らかにした。この10nm SoCは、2016年末までに携帯端末に搭載される予定だという。同プロセス技術は、比較的コストが高いが、低消費電力化に注力している。(2016/5/20)

10nm、7nm世代の開発方針も公表:
Samsung、2016年内に14nm LPCプロセス提供へ
Samsung Semiconductorは、第1世代の14nmプロセス技術「14LPP」よりもコストを抑えられる第2世代14nmプロセス技術「14LPC」を2016年中にも提供するとの方針を明らかにした。10nmプロセス技術でも、第1世代の「10LPE」と第2世代の「10LPP」を提供するという。(2016/4/27)

設備投資は10nmプロセスと3D NANDに:
Intelの再編、メモリとIoTに舵を切る
最大で1万2000人の人員削減を行うと発表したばかりのIntel。現在、全製品を見直し、どのように構造改革を行っていくかを検討している段階だという。アナリストの中には、Intelの再編の動きを評価する声もある。(2016/4/25)

「VLSI技術シンポジウム 2016」プレビュー:
0.03μm2のSRAMから最先端のIII-V族FinFETまで
米国ハワイで2016年6月13〜16日に開催される「VLSI Symposia on VLSI Technology and Circuits(以下、VLSIシンポジウム)」は、最先端の半導体デバイス/回路技術が一堂に会する国際会議だ。VLSIシンポジウムを実行するVLSIシンポジウム委員会は4月20日、都内で記者説明会を開催し、同イベントの概要と注目論文を紹介した。(2016/4/25)

10nm/7nmプロセス開発は順調:
TSMCの2016年Q1、苦戦するも同年後半には回復か
世界最大手のファウンドリーであるTSMCだが、2016年2月に発生した地震の影響などもあり、苦戦しているようだ。ただし、10nm/7nmプロセスの開発は順調だとしている。(2016/4/18)

10nm以降もCMOSに注力:
Intel、「ムーアの法則は微細化の実現ではない」
「ISPD 2016」においてIntelは、10nmプロセス以降もCMOSに注力する考えであることを明らかにした。同社はそこで、ムーアの法則は微細化そのものというわけではなく、より多くのダイをウエハー上に形成することで利益を確保することだと、述べている。(2016/4/11)

「2016 VLSI Symposia」プレビュー:
10nmプロセス以降に焦点、“微細化のその先”も
2016年6月に米国ハワイで開催される「2016 VLSI Symposia on VLSI Technology and Circuits」では、10nm以降のプロセス技術の研究成果も多数発表される予定だが、“微細化のその先”についても、これまで以上に活発な議論が行われるようだ。(2016/3/30)

サーバ市場での勢力拡大を狙い:
ARM、TSMCと7nm FinFET開発で協業
ARMとTSMCが、データセンサーやネットワークインフラ向けに、7nm FinFET開発で協業する。サーバ市場での勢力拡大に積極的なARMは、7nmプロセスの採用によるチップの高性能化を非常に重要視していると専門家は話す。(2016/3/22)

設計初期から物理情報を活用せよ:
複雑なSoCでのタイミング収束を短期に済ませる秘訣
SoC設計は、ますます高度化し、物理的要因を考慮していないSoCアーキテクチャにより、甚大な被害が生じる事態も散見されるようになっています。そこでこれからのSoC設計で重要になるであろう“秘訣”をご紹介します。(2016/2/17)

EE Times Japan Weekly Top10:
飲み会だって天気予報だって、技術のタネになる
EE Times Japanで2016年1月30日〜2月5日に、多くのアクセスを集めた記事をランキング形式で紹介します。さまざまなトピックのニュース記事、解説記事が登場!!(2016/2/6)

需要のけん引役はAppleとQualcomm:
次世代FinFETへの移行を加速、SamsungとTSMC
Samsung ElectronicsとTSMCが、次世代FinFETチップへの取り組みを加速させている。14/16nm以降のチップの量産が増加するかは、最大顧客ともいえるAppleとQualcommにかかっているようだ。(2016/2/5)

「ISSCC 2016」で“ポストCMOS”を語る:
Intel、10nmプロセスでは新技術は導入せず
Intelは「ISSCC 2016」でムーアの法則の維持と“ポストCMOS”について講演し、10nmプロセスでは新しい技術は導入しないことを断言した。(2016/2/4)

14nm FinFETプロセスを適用:
新Snapdragonの製造、Samsungが全面受注
Samsung Electronicsが、Qualcommの新世代プロセッサ「Snapdragon 820」の製造を全面的に委託したもようだ。Samsungの最新プロセス技術である「14nm Low-Power Plus(LPP)」を適用する。(2016/1/20)

EUVの採用は、まだ不明:
TSMCが5nmプロセス開発に着手
TSMCが5nmプロセスの開発に着手する。ただし、EUV(極端紫外線)リソグラフィを採用するかどうかは、まだ不明だ。とはいえ、193nm ArF液浸リソグラフィを適用するには、かなりの数のパターニングが必要になり、コストが膨れ上がる。(2015/12/17)

TSMCの“独壇場”ではなさそうだ:
Apple「A10」の製造は、TSMCとSamsungに分散?
複数のアナリストによると、Appleが14/16nmプロセス適用チップの調達先を分散する可能性があるという。Appleの次世代プロセッサ「A10(仮称)」の製造委託先は、TSMCとSamsung Electronicsに分散される可能性が高く、少なくともTSMCが独占的に製造するということは、なさそうだ。(2015/9/24)

EE Times Japan Weekly Top10:
ASMLが解説するEUVリソグラフィ
EE Times Japanで2015年8月22〜28日に、多くのアクセスを集めた記事をランキング形式で紹介します。さまざまなトピックのニュース記事、解説記事が登場!!(2015/8/29)

Intelは今、何を考えているのか:
3D XPointから7nmプロセスまで――Intel CEOに聞く
2015年8月18〜20日に開催された「IDF(Intel Developer Forum) 2015」において、Intel CEOのBrian Krzanich氏にインタビューする機会を得た。新メモリ技術として注目を集めた「3D XPoint」からAltera買収まで、率直に話を聞いてみた。(2015/8/28)

SEMICON West 2015リポート(5):
ASMLがEUVリソグラフィ開発の最新状況を公表(2)〜開発の進ちょく状況
本稿では、EUVリソグラフィ開発の進ちょくをお伝えする。ASMLの開発用露光装置「NXE:3300B」は、1日当たりのウエハー処理枚数が1000枚を超え、以前に比べるとかなり進化した。また、7nm世代のロジック配線を解像できるようになっている。(2015/8/26)

SEMICON West 2015リポート(4):
ASMLがEUVリソグラフィ開発の最新状況を公表(1)〜ArF液浸の限界
今回は、コストとパターン形成の2点について、ArF液浸とEUV(極端紫外線)リソグラフィを比べてみよう。ArF液浸では、10nm世代になるとステップ数と重ね合わせ回数が破壊的な数値に達してしまう。これがコストの大幅な上昇を招く。さらに、ArF液浸とEUVでは、10nm世代の配線パターンにも大きな差が出てくる。(2015/8/24)

SEMICON West 2015リポート(3):
ニコンが展望する10nm以下のリソグラフィ技術(後編)
今回は、10nm世代にArF液浸露光技術を適用する場合の2つ目の課題である「製造コストの急増」に焦点を当てる。ArF液浸露光技術とEUV(極端紫外線)露光のコストを比較すると、どんな結果になるのだろうか。(2015/8/13)

SEMICON West 2015リポート(2):
ニコンが展望する10nm以下のリソグラフィ技術(前編)
本稿では、リソグラフィ技術の将来を14nm世代から5nm世代まで展望するシンポジウムにおける、ニコンの講演内容を紹介する。同社は、10nm世代にArF液浸露光技術を適用する場合、2つの大きな課題があると指摘した。「EPE(Edge Placement Error)」と「コストの急増」だ。(2015/8/11)

2018年には年間数十万ウエハーの生産を計画:
GLOBALFOUNDRIES、22nm FD-SOIの製造を2016年から開始
GLOBALFOUNDRIESは、2016年から22nm FD-SOI(完全空乏型シリコン・オン・インシュレータ)の生産を始めると発表した。2018年ごろには300mmウエハー換算で年間30万枚前後の規模で量産を行う計画で、14nm世代、10nm世代への微細化も検討する方針。(2015/7/14)

福田昭のデバイス通信(31):
ARMから見た7nm CMOS時代のCPU設計(20)〜まとめ:CPU設計の将来像
シリーズ最終回となる今回は、これまでの内容をまとめてみよう。トランジスタの将来像から、消費電力と性能のバランスの取り方、微細化(スケーリング)の余地の拡大まで、ひと通り振り返る。(2015/7/14)

EUVとSiGeチャネルで:
IBMが7nm試作チップを発表、Intelに迫る勢い
IBM Researchが、EUV(極端紫外線)リソグラフィとSiGe(シリコンゲルマニウム)チャネルを使用した7nmプロセス試作チップを発表した。IBM Researchはここ最近、最先端プロセスの研究開発成果の発表に力を入れていて、7nmプロセスの技術開発に自信を示してきたIntelに迫る勢いを見せている。(2015/7/13)

メモリ各社の製品から探る:
プレーナ型NANDフラッシュの微細化の限界
最近になって、1Xnm世代のプロセスを適用したプレーナ(平面)型のNAND型フラッシュメモリが市場に投入され始めた。だが、プレーナ型NANDフラッシュの微細化は限界だといわれている。各社の1Xnm世代NANDフラッシュを見ながら、微細化技術について考察してみたい。(2015/6/23)

EE Times Japan Weekly Top10:
IntelのAltera買収は、やはりインパクト大だった
EE Times Japanで2015年5月30日〜6月5日に、多くのアクセスを集めた記事をランキング形式で紹介します。さまざまなトピックのニュース記事、解説記事が登場!!(2015/6/20)

ビジネスニュース オピニオン:
さらなる大型買収劇はあり得るのか?――IntelとQualcommの統合の可能性を検証
半導体業界の再編が加速している。2015年だけで、既に複数の大型買収案件が報じられた。この動きはまだ続く可能性が高い。6月1日にAlteraの買収を発表したIntelだが、これ以上の大型買収劇はあり得るだろうか。例えば、Qualcommとの統合の可能性を検証してみたい。(2015/6/5)

福田昭のデバイス通信(26):
ARMから見た7nm CMOS時代のCPU設計(15)〜オンチップSRAMのスケーリング問題
今回は、SRAMの微細化について触れる。16/14nm世代までは微細化が順調に進んできたが、数多くの課題が存在する。周辺回路を縮小しにくいことが、その1つとして挙げられる。(2015/5/29)

福田昭のデバイス通信(24):
ARMから見た7nm CMOS時代のCPU設計(13)〜高移動度FinFETの期待と現実
FinFETの“延命策”として、チャンネルの材料をシリコンからゲルマニウム(Ge)やインジウム・ガリウム・ヒ素(InGaAs)などに変更する方法がある。だが、ARMの講演では、この“延命策”に悲観的だった。今回は、Ge FETなどが抱える問題と、その打開策について紹介する。(2015/5/20)

福田昭のデバイス通信(23):
ARMから見た7nm CMOS時代のCPU設計(12)〜トランジスタ構造の展望
今回は、トランジスタ構造の展望を、2つの軸に沿って見ていこう。1つ目はプレーナFETからFinFETへの移行、2つ目は14nm世代から5nm世代にかけてのトランジスタ仕様である。FinFETの登場は、プレーナFETにはなかった新たな課題をもたらしている。(2015/5/18)

ビジネスニュース 企業動向:
Samsung、140億ドルの新工場建設では10nm FinFETを適用か
140億米ドル(約1兆7000億円)を投じて、韓国のキョンギドに新工場を建設するSamsung Electronics(サムスン電子)。新工場では、10nm FinFETプロセスを適用したチップを製造すると見られている。(2015/5/14)

アプライド マテリアルズ Applied Centura Tetra Z Photomask Etch:
10nm世代以降のクアッドパターニング対応したフォトマスクエッチング装置
アプライド マテリアルズは、マルチパターニングを10nm世代以降に拡大する、次世代光リソグラフィ用のフォトマスクエッチング装置を発表した。(2015/5/14)

EE Times Japan Weekly Top10:
10nm、7nm、さらにその先へ――プロセス技術に高い関心
EE Times Japanで2015年4月18〜24日に、多くのアクセスを集めた記事をランキング形式で紹介します。さまざまなトピックのニュース記事、解説記事が登場!!(2015/4/30)

ビジネスニュース 業界動向:
ASMLがEUV装置を15台受注、納品先はIntel?
ASMLが、EUV(極端紫外線)リソグラフィ装置を15台、“米国顧客企業の1社”に納入すると発表し、業界の観測筋の間でさまざまな臆測を呼んでいる。複数の情報筋が、この顧客企業がIntelではないかという見方を示している。(2015/4/30)

福田昭のデバイス通信(22):
ARMから見た7nm CMOS時代のCPU設計(11)〜回路の遅延時間を変動させるさまざまな要因
今回は、回路の遅延時間を左右する要因について紹介する。例えば、コンタクト抵抗、しきい電圧、電源電圧、温度などがある。しきい電圧と温度、電源電圧と温度が遅延時間に与える影響はかなり複雑だが、その対処法として、DVFS(Dynamic Voltage and Frequency Scaling)技術が挙げられる。(2015/4/30)

プロセス技術:
Intelの10nmチップ、鍵はIII-V族半導体と量子井戸構造か
Intelは10年近くにわたり、量子井戸電界効果トランジスタ(QWFET)の研究を進めてきた。ある半導体アナリストは、Intelの10nmチップは、III-V族半導体、具体的にはInGaAs(インジウム・ガリウム・ヒ素)とGe(ゲルマニウム)を用いたQWFETになると予測している。(2015/4/28)

半導体技術 進化の源:
ムーアの法則、50年をたどる
1965年、IntelのGordon Moore(ゴードン・ムーア)氏が雑誌に掲載したトランジスタに関する予見は、「ムーアの法則」として半導体技術の発展の大きな原動力となった。ムーアの法則によってトランジスタがどれほど進化してきたのか。50年を振り返ってみる。(2015/4/24)

ビジネスニュース 企業動向:
ファウンドリ市場で揺らぐTSMCの優位性、サムスンの追い上げ加速で
ファウンドリ市場で圧倒的優位に立っているTSMCだが、その地位を揺るがしかねない“懸念事項”が少しずつ表面化し始めている。14nm FinFETを早々に製造したSamsung Electronics(サムスン電子)の存在や、スマートフォン市場の鈍化などが、その筆頭として挙げられる。(2015/4/23)

ビジネスニュース 企業動向:
TSMC、16nmプロセスへの移行を加速――設備投資額は10億ドル削減
TSMCは、2015年の設備投資額を10億米ドル削減すると発表した。資本効率を上げて16nmプロセスへの移行を急ぐ。20nmチップの生産量を減らして、16nmチップの生産量を増加する計画だ。また、7nmのリスク生産は、2017年前半に予定されている。(2015/4/20)



7月6日に米国等で、遅れて22日に日本でも配信を開始したスマホ向け位置情報ゲーム。街でスマホを持つ人がすべてポケモンGOプレイヤーに見えてしまうくらいの大ブームとなっているが、この盛り上がりがどれだけ継続するのか、この次に来る動きにも注目したい。

Oculus Riftに続く形で各社から次々と発表されたVRゴーグル。まだマニア向けという印象だが、ゲーム用途を中心に実用段階に進んでおり、決定打になるようなコンテンツが出てくれば、一気に普及が進む可能性もある。

ソフトバンクが買収を発表した半導体企業。既にスマホ市場では圧倒的なリーダーだが、今後IoTの時代が到来することで、ネットにつながるデバイスが爆発的に増加することが予測されており、そこでもスマホ同様のシェアを押さえられるのなら、確かにその成長性には期待が持てる。