PCI Express 6.0の仕様策定が完了 転送速度は16レーンで最大毎秒256GBに

[ITmedia]

　PCI-SIGは1月11日（米国東部標準時間）、PCI Expressの次世代規格「PCI Express 6.0」の仕様策定が完了したと発表した。2019年5月に仕様が固まった「PCI Express 5.0」の後継となる。

PCI-SIGが想定するPCI Express 6.0の主な用途。HPC（ハイパフォーマンス・コンピューティング）やAIなど、大量のデータを処理しなければならない用途が並ぶ

　PCI Express 6.0では、データ転送速度を1レーン当たり64GT/s（Giga-Transfer per Second）まで引き上げた。これはPCI Express 5.0（32GT/s）の2倍に当たる。グラフィックスカードの接続で一般的な「×16」構成の場合、最大で毎秒256GBに達する。そして、これまでのPCI Expressと同様に、完全な後方互換性も維持している。

PCI Expressの世代ごとに見たデータ転送速度の推移。1世代進むごとに2倍となっている

　前世代の2倍の性能を達成するために、変調方式を一新した。従来は信号電圧の高低に1bitの0か1を割り当てるNRZ（Non Return to Zero：非ゼロ復帰）方式を採用していたが、今回は信号電圧を4段階とし、それぞれに2bitのデータを割り当てるPAM4（Pulse Amplitude Modulation 4：4値パルス振幅変調）方式を採用した。

　これで、サンプリング周波数を上げることなく、データ転送速度を2倍に引き上げることが可能になった。また、エンコードにはFlit（Flow Control Unit）と呼ぶ方式を使っている。

PAM4では、4段階の信号電圧それぞれに2bitのデータを割り当てる

　しかし、PAM4では4段階の信号電圧の違いを識別しにくいため、エラーが起こりやすい。そこで、エラーが発生することを見越して誤り訂正符号をデータに付け加えて送信するFEC（Forward Error Correct：前方誤り訂正）を採用した。

　この方式なら、エラーが発生したとしても再送を求めることなく、誤り訂正符号からデータを復元すれば良いので、データ転送速度を維持しやすい。さらに、データ転送時のエラーを検出するCRC（Cyclic Redundancy Check：巡回冗長検査）も利用する。