「Core Ultraプロセッサ（シリーズ2）」は驚きの内蔵GPU性能に メモリ帯域が当初発表から“倍増”：IFA 2024（1/4 ページ）

[西川善司，ITmedia]

　既報の通りIntelは9月3日（中央ヨーロッパ時間）、ドイツ・ベルリンで開催される「IFA Berlin 2024」の開幕に先立って、モバイル向け新型CPU「Core Ultra 200Vプロセッサ」（開発コード名：Lunar Lake）を発表した。

• →新型SoC「Intel Core Ultra 200V」シリーズ発表！　AMDやQualcommを上回る性能とバッテリー駆動時間をアピール　搭載PCは9月24日から発売
• →インテルが「Core Ultraプロセッサ（シリーズ2）」搭載ノートPCを国内初披露　どんなモデルがある？

　IT／PC業界全体がAI（人工知能）に傾倒していく流れの中で、同社はちょうど1年前に「Core Ultraプロセッサ（シリーズ1）」を発表した。この時、同社は「AI PC」というキーワードを掲げ、「PCはAI時代へ」「AI時代のPC（のCPU）といえばCore Ultra」というブランディングを始めた。「もう1年か……」と、時の流れの早さを感じる。

• →Intelの次世代CPUは「Core Ultraプロセッサ」として12月14日（米国太平洋時間）に正式発表

　今回発表されたCore Ultra 200Vプロセッサは「Core Ultraプロセッサ（シリーズ2）」の一員となる。COMPUTEX TAIPEI 2024に合わせる形で、技術的な概要は6月に発表済みなので、「え、まだ出てなかったの？」と思う人も少なくないかもしれない。

• →次世代CPU「Lunar Lake」でIntelが目指す“AI PC”とは？　驚くべき進化点と見える弱点、その克服法

　今回、IntelはベルリンでCore Ultra 200Vプロセッサの“正式な”発表会を行った。この記事では発表会の取材を通して得た情報を元に、本プロセッサについて改めてレポートしたい。

Core Ultra 200Vプロセッサを掲げているのは、今回の発表会でMCを務めたIntelのジム・ジョンソン氏（クライアントビジネスグループ シニアバイスプレジデント兼ジェネラルマネージャー）

全9モデル構成　PCメーカーの要望で追加ラインアップの可能性も

　Core Ultra 200Vプロセッサは、全モデルがPコア4基＋Eコア4基（計8コア）構成となっている。最大クロックや搭載するメモリ容量（ごく一部のモデルは基本消費電力）の違いから、現時点では以下の9モデルが用意されている。

Core Ultra 200Vプロセッサのラインアップ

　Intelによると、このラインアップはあくまでも9月3日現在のものだという。発表会後の質疑応答では「PCメーカーの要望次第では、将来的なラインアップの拡充もあり得る」という旨の説明があった。具体的には「基本消費電力（PBP）を17W以下としたモデル」（※1）や「搭載メモリを64GBに増強したモデル」（※2）が想定されているが、あくまでも“可能性”程度の話とのことだ。

（※1）Core Ultra 200VプロセッサのPBPは基本17W／最小8Wに設定されている（Core Ultra 9 288Vのみ基本30W／最小17W）

技術解説パートで登壇したロバート・ハロック氏（クライアントコンピューティンググループ AI／テクニカルマーケティング担当バイスプレジデント兼ジェネラルマネージャー）

Pコアのマルチスレッド処理を廃止→ワッパ改善

　CPUコアは処理性能重視の「パフォーマンスコア（Pコア）」と、電力効率重視の「高効率コア（Eコア）」を併載する構成で変わりない。

　Pコアは「Lion Cove」（開発コード名）を4基搭載している。1基の物理コアで2つのスレッドを処理する「SMT（同時マルチスレッディング／ハイパースレッディング）」に非対応であることが、Lion Coveのホットトピックだ。

　そしてEコアは「Skymont」（開発コード名）を4基搭載する。EコアはSMT非対応だったので、この面での仕様的な変化はない。

　Lion CoveとSkymontのアーキテクチャ面の詳細な解説は拙著で説明済みなので省くが、ざっくり言うと「PコアをSMT対応させるよりも、非対応とすることで浮くトランジスタや消費電力の“予算”を活用してEコアを増やした方が消費電力当たりのパフォーマンス（ワッパ）がいいんじゃない？」という設計方針を採っている。

　そもそもSMTは、1基のコアでシングルスレッドを実行した際に余剰となる演算器を使わせるための機能だ。物理コアが2コアに“分身”する訳ではない。元々のシングルスレッド性能の高いIntelのCPUアーキテクチャでは、IPC（クロック当たりの処理命令数）の向上を突き詰めていくにつれて「SMTのうまみ」が生かしづらくなったということなのだろう。

Core Ultra 200VプロセッサのCPUコアの設計方針。「低消費電力」と「一定の消費電力で得られる最大性能の最適化」を重視する方針で設計されている

Pコアの設計方針を詳しく図示したスライド。タイトルはズバリ「PPA（性能効率／電力効率／面積効率）をより良くするためのSMTの廃止」ということで、SMT機構を廃止することで得られるメリットを解説している

　下に掲載する図は、Intelが自社で調べた「Lunar Lake対Meteor Lake」のパフォーマンス比較だ。

　パッケージの消費電力を「17W」にそろえて比較すると、Lunar Lakeは、Meteor Lake（シリーズ1）の16コア22スレッドモデル（Pコア6基12スレッド＋Eコア8基8スレッド＋LP Eコア2基2スレッド）よりも性能が良いのだという。これが「23W以上」となると、さすがにMeteor Lakeが逆転するのだが、差はわずか6％しかない。

　仮定の話だが、Lunar Lakeにより多くのCPUコア（12基くらい）を搭載する構成があったとしたら、23W以上における逆転を許さないだろう。

消費電力をそろえてLunar LakeとMeteor Lakeの性能を比較したグラフ。17WまではLunar Lakeの方が優れたパフォーマンスを確保できている。23WになるとMeteor Lakeが逆転するのだが、その差は6％しかなく「ワッパ」面で効率が良くないことが分かる

　次のグラフは、今回発表された中で最上位となる「Core Ultra 9 288V」の性能を、同じ30Wクラスの競合CPUと比べたクラフだ。具体的には、AMDの「Ryzen AI 9 HX 370」と、Qualcommの「Snapdragon X Elite X1E-80-100」と比べている。

　8コア8スレッドのCPUでありながら、Core Ultra 9 288Vは消費電力対性能において12コア24スレッドのRyzen AI 9 HX 370に“肉迫”する――Intelはこれでもかと、この点を強調していた。そしてSnapdragon X Elite X1E-80-100については、性能の割に消費電力が大きすぎる例として出したのだろう。

　その意図があるのかどうかは不明だが、Intelは今回のプレゼンテーションでSnapdragon X Elite X1E-80-100を、いわば「お笑い担当」として扱っているようにも見えた。

競合CPU（SoC）とのワッパ比較。この表を素直に見ると、Snapdragon X Eliteは“フルパワーで”動かすとワッパが良くないということになる

Core Ultra 200Vシリーズのブロックダイヤグラム。今回はメモリチップやWi-Fi／Bluetooth通信機能、Thunderbolt 4コントローラーも統合しているため、Intelは同シリーズを「CPU」ではなく「SoC」と呼ぶことが多い

メモリバスは「64bit」から「128bit」に訂正

　Core Ultra 200Vプロセッサは、チップ上にLPDDR5X-8533規格のメモリモジュールを搭載している。、6月に行われた機能概要の説明では、そのインタフェースが「64bit」であるとされた。

　今回の発表会では、本件について再度記者から質問があった。するとロバート・ハロック氏（クライアントコンピューティンググループ AI／テクニカルマーケティング担当バイスプレジデント兼ジェネラルマネージャー）が、「この件について誤解（ミスコミュニケーション）があった」とした上で、実は「64bit×2（デュアルチャネル）の128bitバス接続だった」と訂正を行った。つまり、メモリバスはCore Ultra（シリーズ1）と同等ということになる。

　LPDDR5X-8533規格のメモリが128bitで接続されるということは、理論上の最大アクセス速度は毎秒約136GBとなる。Core Ultra（シリーズ1）が毎秒約120GBだったことを踏まえると、わずかだがメモリアクセスのスピードが改善される。

　ここまでの帯域があれば、それなりに高いゲーミング性能や、AI処理性能、メディア処理性能が期待できそうだ。