Intelの新型CPU「Core Ultraプロセッサ（シリーズ3）」は何が変わった？ Lunar Lakeからの進化をチェック！（2/3 ページ）

[西川善司，ITmedia]

ダイのサイズは非公開だが推測してみる

　近年、IntelはCPUのダイサイズやトランジスタ数を非公開としている。

　しかし、今回のイベントでは「16コアCPU＋12コアGPU」「8コアCPU＋4コアGPU」のパッケージの実物が展示されており、これについては撮影も可能だった。比較用に25セント硬貨と一緒に写した上で、ダイのサイズをAIに推測してもらった。AIはこういう時に便利である。

　すると、16コアCPU＋12コアGPUパッケージのダイ全体の概算面積は289mm²、8コアCPU＋4コアGPUパッケージのダイ全体の概算面積は218mm²だという。Core Ultra 200Vプロセッサのオンパッケージメモリを除くダイ全体の面積は実測で220mm²だったという情報がある。そうすると、この概算値はPanther Lakeのダイとほぼ同じということになる。

　ダイのサイズはTDP（熱設計電力）と無関係ではないので、今回AIが写真から算出した概算値には、それなりの信ぴょう性がありそうだ。

16コアCPU＋12コアGPUのパッケージ

8コアCPU＋4コアGPUのパッケージ

製造の要「Intel 18A」プロセスと「Foveros-S 2.5D」パッケージ

　Panther Lakeは、クライアントPC向けの量産品CPUとしては初めて1.8nm相当の自社プロセス「Intel 18A」で生産される。ただし、実際のところは18Aプロセスで製造されるダイはCPUコア（Compute Tile）のみとなる。先述の通り、Panther Lakeでは8コアと16コアの2種類のCompute Tileがあるので、18Aプロセスでは2種類のタイルが製造されることになる。

　一方、GPU Tileは4コア版は自社の3nm相当プロセスとなる「Intel 3」で、12コア版はTSMCの3nmプロセス「N3E」で製造される。I／O回りをつかさどる「Platform Controller Tile」については、TSMCの6nmプロセス「N6」で作られる。

　これら複数かつ異なる工場／プロセスで作られたタイルを1チップ化する工程では、Intelが誇るパッケージング技術「Foveros-S 2.5D」が採用されている。

Panther LakeはIntelの先進パッケージング技術「Foveros-S 2.5D」で製造される

　Foverosには幾つかの種類があるが、Panther Lakeの製造に活用されるFoveros-S 2.5Dは、下図にあるように、トランジスタやロジックを一切持たない、配線のみを形成した「Base Tile」（≒パッシブベースタイル）の上に、各種ダイを集約実装する方式となる。

　Foveros-Sの「-S」は、「シリコンインターポーザー」を意味している。もう少し具体的にいうと、パッシブベースタイルのことを指している。なぜ「3D」ではなくあえて「2.5D」と呼ぶのかというと、これは各ダイの集約実装をダイ同士を直付けするのではなく、“平面”たるBase Dieを介してマイクロバンプとTSV（Through Silicon Via）でつなぐ方式だからだ。

　上の図版で金色のマイクロバンプは「F2F（Face to Face）マイクロバンプ」とも呼ばれるもので、ピッチは36μmだとされる。銀色の方は「C4（Controlled Collapsed Chip Connection）バンプ」と呼ばれ、ピッチは100μm級となる。

　Intel 18Aプロセスでは「RibbonFET」（GAAトランジスタ）や「PowerVia」といった新技術も採用されているが、その詳細は別記事で紹介したい。

各タイルの接続方法にも特徴が

　Panther Lakeでは、Foveros-S 2.5Dによって積み上げた各タイルを「Scalable Fabric Gen 2（SFG2）」で束ねるような構造となっていることも特徴だ。

　SFG2は、単なるダイ同士のインターコネクト規格ではなく、CPU／GPU／NPU／PCH（チップセット）といった種類の異なるロジック同士の物理的な接続を、同じプロトコル（SFG2プロトコル）でやりとりできることが最大の特徴だ。

　つまり、SFG2はダイ同士の物理接続を一本化した上で、種類の異なる信号／データを送り合えるように論理層を多層化したファブリック層（チップ内接続ネットワーク）ということになる。異なる種類のプロセッサ同士におけるキャッシュコヒーレンシーの維持設定も行えるなど、中身はかなり高度なものだ。

　昨今、IntelとNVIDIAの協業計画が注目を集めたばかりだが、SFG2は、まさに異なるメーカーのプロセッサをIntelプロセッサに組み込む上で“要”となる技術といえる。思想としては、先行して実用化されているAMDの「Infinty Fabric」とよく似たものだともいえる。

SFG2自体はCore Ultra 200Vプロセッサでも採用されているが、Compute Tile上に設けた接続ポイント「Fabric Access Point（FAP）」においてGPU Tileを始めとする他のタイル（ダイ）を接続する方式を取っていた

Panther LakeのSFG2でも、接続ポイントとしてFAPを用いるのは変わりないのだが、各ダイが要所にあるFAPさえ接続すればダイをまたいだ相互接続を行ったことになる。この新たなスタイルこそが、Foveros-S 2.5Dによって実現できたものだと考えていいだろう