Xe-LPGアーキテクチャでは、新機能として「Out of Order Sampling」なるものが搭載されている。プロセッサ全体の説明セッションでは特に説明がなかったものの、今回のセッションの質疑応答でトリオレット氏が追加説明を行ってくれた。
説明によると、Out of Order Samplingは、テクスチャ(≒グラフィックスメモリ)にアクセス(サンプリング)を行う際に、対象のアドレスがロックされていなければ、命令の発行順序を無視したアクセスを許容する機能だそうだ。シェーダー開発者が気にする機能ではなく、GPU側が自動的に実践する機能となる。
この機構により、先行して発行されたテクスチャへのアクセスの終了を待たずに、後発のアクセスが実践される機会が増える。アクセス時に発生する処理遅延を隠蔽(いんぺい)しやすくなるため、複数のテクスチャを参照するような複雑なシェーダーの実行効率の改善が期待できる。
ここまで分かると、Core Ultraプロセッサの内蔵GPUの理論性能を以下の計算式で求められる。
8(同時計算数)×16(XVEの数)×8(Xe-Coreの数)×2FLOPS(積和算)×稼働クロック(Hz)
恐らく、動作クロックは最低でも1.5GHzは手堅いと思われる。これを上記の式に代入すると、理論性能は約3TFLOPSとなる。2GHzで稼働すると想定した場合は約4TFLOPSだ。CPU内蔵GPUとしては「それなりに優秀」といえると思う。
Xe-LPGアーキテクチャでは、IntelのCPU内蔵GPUとしては初めてリアルタイムレイトレーシング技術に対応した。処理を担う「レイトレーシングユニット(RTU)」は、1つのXe-Coreに1基搭載されている。
Xe-LPGアーキテクチャに限ったことではないが、リアルタイムレイトレーシング技術に対応するGPUのRTUは、主に「レイ(光線)を発生させること」「発生したレイを推進(トラバース)させること」「推進中のレイが3Dオブジェクト(またはポリゴン)と衝突したことを判定すること(交差判定)」の3つの処理をハードウェアベースで行う。
最近のNVIDIAやAMDのGPUでは、これらの処理の実行効率を高めるための工夫や、メーカー固有の拡張機能を盛り込んでいたりする。しかし、Intelは今のところ「目だった工夫の盛り込み」をアピールしていない。
Xe-LPGアーキテクチャは、Xe-HPGアーキテクチャをデチューンしたものと説明したが、先述の通り新機能も備えている。しかし、デチューンがハッキリと分かる部分もある。
Copyright © ITmedia, Inc. All Rights Reserved.